数字电路--触发器原理解读.ppt

第五章 触发器 §5.1 概 述 第五章 触发器 §5.2　SR锁存器 第五章 触发器 §5.3 电平触发的触发器 二、电平触发D触发器（D型锁存器） 第五章 触发器 第五章 触发器 §5.5 边沿触发的触发器 带异步置位、复位端的CMOS边沿触发器 思考题： 第五章 触发器 §5.6 触发器的逻辑功能及其描述方法 RS 触发器的状态转换图： 小 结 ? §5.2 SR 锁存器 §5.3 电平触发的触发器 §5.4 脉冲触发的触发器 §5.1 概述 §5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法 边沿触发器---- 数字集成电路中边沿触发器电路主要有： 利用CMOS传输门的边沿触发器 维持阻塞触发器 利用门电路传输延迟时间的边沿触发器 触发器的次态仅仅取决于CP信号边沿到达时刻输入信号的状态。 提高了触发器的可靠性，增强了抗干扰能力。 一、利用CMOS传输门的边沿触发器 (一)电路结构及逻辑符号 具有主从结构形式，包含主触发器和从触发器两大部分及其控制门。属边沿控制的电路。 一、利用CMOS传输门的边沿触发器 (一)电路结构及图形符号 边沿触发的动作特点 在图形符号中以CP输入端处的“”表示. 边沿D触发器的特性方程为： 上升沿时刻有效 × 保持 特性表 0 0 置0 1 置1 1 当 ＝1时， 当 ＝1时， 触发器被复位到0状态 触发器被置位到1状态 SD 端：异步置位（置1）端 RD 端：异步复位（置0）端 (二)主要特点： 1、CP边沿触发，输出端状态的转换发生在CP的上升沿，而且触发器所保存 下来的状态仅仅取决于CP上升沿到达时的输入状态。 2、抗干扰能力强。 3、只具有置1、置0功能。 (三)例题分析 例：在CP上升沿触发的边沿触发器中， CP、D、SD、RD的波形 已知，试画出Q端波形。假定触发器初始状态Q＝0。 解：由边沿触发器动作特点知，触发器的次态仅仅取决于CP上 升沿到达时D端状态。 CP D SD RD Q 二、维持阻塞触发器 三、利用传输延迟时间的边沿JK触发器 CP端： 有小圆圈表示下降沿触发 无小圆圈表示上升沿触发 CP下降沿时刻有效 特性表 0 1 保持 0 0 置0 1 1 置1 1 0 翻转 例：已知JK触发器输入端CP、J、K波形如图，试完成下面 时序图。 ? §5.2 SR 锁存器 §5.3 电平触发的触发器 §5.4 脉冲触发的触发器 §5.1 概述 §5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法 一、时钟触发器功能分类 按照在时钟脉冲操作下电路逻辑功能不同，分为 RS 型触发器 JK 型触发器 D 型触发器 T 型触发器 T′ 型触发器 触发器的逻辑功能表示方法： 特性表、特性方程、时序图、状态转换图 状态转换图： 具有形象直观的特点，它把触发器的状态转换关系及转换条件用几何图形表示出来。用填有0和1的两个圆圈代表触发器的两个状态，箭头表示状态转换方向。箭头线旁边斜线左上方标注输入信号值(转换条件) RS触发器特性表： * ? §5.2 SR 锁存器 §5.3 电平触发的触发器 §5.4 脉冲触发的触发器 §5.1 概述 §5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法 一、概念： 1.触发器： 2.现 态： 3.次　态： 能够存储1位二值信号的基本单元电路称为～。 触发器接收输入信号之前的状态，用 Q或Qn 表示。(初态) 触发器接收输入信号之后的状态，用 Q*或 Qn+1表示。 二、触发器的两个基本特点： 1.具有两个稳定状态—0状态和1状态 2.能够接收、保存和输出信号 三、触发器的分类 基本触发器 时钟触发器 1.按有无动作的统一时间节拍（时钟脉冲）分 2.按照电路结构不同，触发方式分 电平触发器 脉冲触发器 边沿触发器 3.按照控制方式不同，逻辑功能不同，触发器可分 SR触发器 JK触发器 D触发器 T触发器 T′触发器 4.按电路使用开关元件不同，分 TTL触发器 CMOS触发器 5.根据是否集成，分 分立元件触发器 集成触发器 6.根据存储数据的原理不同，分 静态触发器：靠电路状态的自锁存储数据 动态触发器：通过在MOS管栅极输入电容上存储电荷来存储数据 ? §5.2 SR 锁存器 §