版图设计实例解读.ppt

第九章 版图设计实例 * * 主要内容 1. CMOS门电路 2. CMOS RAM单元及阵列 3. CMOS D触发器 4. CMOS放大器 5. 双极集成电路 1. CMOS门电路 (1) 反相器 电路图 版图1 版图2 版图1特点:多晶栅竖直排列,MOS管源区面积小,因而反相器面积也小。 版图2特点:多晶栅水平排列,MOS管漏极金属与电源、地金属线之间的空档允许其它金属线通过,因水平尺寸较大而使面积稍大一些。 (2) 异或门 电路图 版图1 版图2 版图1特点:多晶栅竖直放置;MOS管排成4行,第2和第4行构成或非门,第1和第3行构成与或非门.整个版图较高。 版图2特点:或非门和与或非门分开布局,P管和N管各占一行。 (3)二输入端与门(snd2) 电路图 版图 特点：与门由与非门和反相器串联而成，采用合并公共区域的技巧，将P管接电源的有源区公用，N管接地的有源区公用，器件的排列很紧凑，面积很小。 (4) 与或非门(AOI) 电路图 版图 提示：设计AOI或OAI的版图，一定要熟练掌握MOS管串联和并联的画法后进行，看清每个MOS管的输入信号，用棍棒图画出草图后再画版图。 (5) 或与非门（OAI) 电路图 版图 提示：对比AOI和OAI电路图和版图的区别和画法，巩固和熟练掌握CMOS复联电路版图的画法。 (6) 全加器 门级电路图 晶体管级电路图 版图 特点： ① 和异或门相似，几个输入信号被几乎所有的器件公用，设计版图时要充分注意这一特点。 ② 版图把A、B、C多晶分成二段且排成二列，A线在上面(靠近Vdd)转折连接，B线在下面(靠近Vss)转折连接，C线二段不能直接连接，在Vss附近用金属连接。 ③ 用左面一列A、B、C多晶布局器件的串并联，右面一列A、B、C多晶布局器件的串联。整个电路分为4行，第2和第3行组成进位电路的前级，第1行和第4行组成求和电路的前级。 ④ 进位与求和的输出反相器采用较大的宽长比。 ⑤ 在版图中间一条横的金属线阻挡了进位部分串并联电路的输出从上至下进行连接，用多晶从该金属线下穿过将这段输出金属连接。 2. CMOS RAM单元及阵列 (1）CMOS RAM单元 电路图 版图 特点：版图用双层金属设计。两个反相器共源，它们的交叉连接和衬底连接都用金属1，两条位线也用金属1作为连线。Vdd、Vss和W用金属2作为导线。门管的多晶栅和金属1连接，然后金属1经过通孔连接到用字线。阱和衬底的接触也经过通孔连接到Vdd和Vss。 (2) CMOS RAM阵列 CMOS SRAM 4×4阵列 特点：存储单元排成阵列时，列的方向只要求相邻单元位线的间距符合设计规则；行的布局合并了公共区域，即Vdd和Vss共用。 3. CMOS D触发器 (1) 无置位和复位端的D触发器 电路图 电路图中,用钟控反相器代替反相器和传输门（TG2）串联。 版图 特点：1）版图为4行结构，中间两行构成反相器，多晶从第2行延伸到第3行就形成反相器。 2）第1行和第4行构成传输门，虽然被第2、3行分隔开，但这两行MOS管不需要多晶共用，只用金属进行源漏连接，即使这些金属连线跨过中间两行有源区，也不会形成寄生MOS管。 3）CP多晶放在Vdd线下，CPb多晶沿Vss水平布线，在中央部位，这两条多晶都从有源区的空隙分别延伸到Vdd和Vss线附近，与传输门器件的栅级连接。 4）主触发器采用钟控反相器，节省一根金属连线。 (2) 带置位端的D触发器