微机接口第五章解读.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * §5.3 只读存储器（ROM） EPROM EEPROM （紫外线擦除） （电擦除） * 一、EPROM * 1. 特点 可多次编程写入； 掉电后内容不丢失； 内容的擦除需用紫外线擦除器。 * 2. EPROM 2764 8K×8bit芯片 地址信号：A0 —— A12 数据信号：D0 —— D7 输出信号：OE 片选信号：CE 编程脉冲输入：PGM 其引脚与SRAM 6264完全兼容. * 2764的工作方式 数据读出 编程写入 擦除 标准编程方式 快速编程方式 编程写入： 每出现一个编程负脉冲就写入一个字节数据 * 二、EEPROM * 1. 特点 可在线编程写入； 掉电后内容不丢失； 电可擦除。 * 2. 典型EEPROM芯片98C64A 8K×8bit芯片； 13根地址线（A0 —— A12）； 8位数据线（D0 —— D7）； 输出允许信号（OE）； 写允许信号（WE）； 选片信号（CE）； 状态输出端（READY / BUSY）。 * 3. 工作方式 数据读出 编程写入 擦除 字节写入：每一次BUSY正脉冲写 入一个字节 自动页写入：每一次BUSY正脉冲写 入一页（1~ 32字节） 字节擦除：一次擦除一个字节 片擦除：一次擦除整片 * 4. EEPROM的应用 可通过程序实现对芯片的读写； 仅当READY / BUSY=1时才能进行“写”操作 “写”操作的方法： 根据参数定时写入 通过判断READY / BUSY端的状态进行写入 仅当该端为高电平时才可写入下一个字节。 P215例 * 四、闪速EEPROM 特点： 通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。 * 工作方式 数据读出 编程写入： 擦 除 读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记 数据写入，写软件保护 字节擦除，块擦除，片擦除 擦除挂起 * §5.4 高速缓存（Cache) 了解： Cache的基本概念； 基本工作原理； 命中率； Cache的分级体系结构 * Cache的基本概念 设置Cache的理由： CPU与主存之间在执行速度上存在较大差异； 高速存储器芯片的价格较高； 设置Cache的条件： 程序的局部性原理 时间局部性： 最近的访问项可能在不久的将来再次被访问 空间局部性： 一个进程所访问的各项，其地址彼此很接近 * Cache的工作原理 CPU Cache 主 存 DB DB DB 命中 存在 不命中 * Cache的命中率 访问内存时，CPU首先访问Cache，找到则 “命中”，否则为“不命中”。 命中率影响系统的平均存取速度。 Cache存储器系统的平均存取速度= Cache存取速度×命中率+RAM存取速度×不命中率 Cache与内存的空间比一般为：1?128 * Cache的读写操作 读操作 写操作 贯穿读出式 旁路读出式 写穿式 回写式 * 贯穿读出式 CPU Cache 主 存 CPU对主存的所有数据请求都首先送到Cache， 在Cache中查找。 若命中，切断CPU对主存的请求，并将数据送出； 如果不命中，则将数据请求传给主存。 * 旁路读出式 CPU向Cache和主存同时发出数据请求。 命中，则Cache将数据回送给CPU，并同时中断CPU对主 存的请求； 若不命中，则Cache不做任何动作，由CPU直接访问主存 CPU Cache 主 存 * 写穿式 从CPU发出的写信号送Cache的同时也写入主存。 CPU Cache 主 存 * 回写式（写更新） 数据一般只写到Cache，当Cache中的数据被再次更新时，将原更新的数据写入主存相应单元，并接受新的数据。 CPU Cache 主 存 更新 写入 * Cache的分级体系结构 一级Cache：容量一般为8KB---64KB 一级Cache集成在CPU片内。L1 Cache分为指令Cache和数据Cache。使指令和数据的访问互不影响。指令Cache用于存放预取的指令。数据Cache中存放指令的操作数。 二级Cache：容量一般为128KB---2MB 在PentiumⅡ之后的微处理器芯片上都配置了二级Cache，其工作频率与CPU内核的频率相同。 * Cache的分级体系