第4讲—简单模型机设计(硬布线实现)分解.ppt

2-4译码器 时序控制信号产生部件的设计 根据指令执行流程和数据通路，各控制信号的列表如下： 表中单元格内，填写的是该控制信号发生的条件 根据列表，各控制信号的逻辑表达式为： 根据逻辑表达式，利用基本的与门、或门、非门实现控制信号即可。 该控制信号的实现，结合内核的数据通路，设计完整的电路图，下载到FPGA芯片中； 汇编程序以十六进制代码从0单元开始写入RAM的相应单元中。 统调 具体步骤如下： 1、按复位键RET 使MAR清0、指令计数器PC清0，保证从存储器0号单元取指令。 2、按单脉冲键，启动程序执行。 要求：实现更多的指令，如减法、逻辑运算等。 * * 第4讲—简单模型机的设计（硬布线实现） 计算机学院 张瑞华 模 型 机 设 计 步 骤 拟定指令系统 确定总体结构 逻辑设计 确定控制方式 编制指令流程 编制微程序 调试 1、 拟定指令系统 拟定指令系统将涉及到基本字长、指令格式、指令种类、寻址方式等内容。这些内容的确定又和总体结构密切相关。 基本字长 存储器容量为256×8，基本字长定为8位 指令格式 指令格式可有单字长指令和双字长指令两种 在双字长格式中，第二字节一般定义为操作数或操作数地址。 操作码OP 寻址方式 寄存器号 寻址方式 寄存器号 基本字长 8位 7 4 3 2 1 0 指令格式 源操作数 目的操作数 指令类型 模型机有单操数指令、双操作数指令和无操作数指令。 操作码OP共4位，最多可定义16条指令。 寻址方式 当寻址方式位为0，是寄存器寻址，操作数在指定的寄存器中，相应的寄存器号位为0是R0，为1是寄存器 R1； 当寻址方式位为1时，寻址方式位和寄存器号位组合， 10：是立即数寻址，操作数在指令的下一个单元； 11：是直接寻址，操作数地址在指令的下一个单元。 A B R0 R1 PC IR MAR7-0 RAM RD WR C RB CPR0 CPR1 CPPC CPIR CPMAR PB REST REST 2、 确定总体结构 MA RA D-BUS A-BUS 三态门 图1 寄存器组的设置 R0、R1为通用寄存器，8位。 IR为指令寄存器，8位。 PC程序计数器，8位。 MAR为地址寄存器，8位。 加法器ALU的设置 采用74181、74182实现 选择器的设置 连入A选择器的数据来源是RAM的读出数据和R0寄存器的数据。 连入B选择器的数据来源是PC的数据和R1的数据。 数据通路 模型机的数据通路是以总线为基础,以CPU为核心构成的。 取指令: MA A直传 CPIR RAM → 选择器A →∑ → Bus → IR 送指令地址 PB B直传 CPMAR PC → 选择器B →∑ → Bus → MAR 指令计数器＋1 PB A加B加1 （A为0） cppc PC → 选择器B → ∑→ Bus → PC R0→R1 RA A直传 CPR1 R0 → 选择器A →∑ → Bus → R1 R1→RAM RB B直传 C WR R1 → 选择器B →∑ → Bus → RAM 3、 逻辑设计 总体结构中，虚线框内的RAM是FPGA之外预先配置好的。 （1）ALU的逻辑设计 由74181和74182组成。 图2 选择器设计 （2）寄存器的设计 不带复位的寄存器 结构中R0、R1通用寄存器，可存放操作数或结果、中间结果，每个寄存器均由8个D触发器构成。 在CPRi的作用下接收总线的数据送入寄存器，输出连入选择器。 指令寄存器IR1、IR2其结构同通用寄存器。 带复位的寄存器 结构中MAR地址寄存器是一个带复位的寄存器，带复位是指当有复位信号时，MAR清零。 逻辑图如图3所示。 图3 带复位的八位寄存器逻辑图 程序计数器PC的设计 程序计数器结构如上图3所示，是有复位信号的8位寄存器。PC加1是通过