第4章测量用信号源分解.ppt

* 同步带宽 * 1、最大信号输出频率由采样率决定，倍频或混频也可以提高信号的输出频率，但将带来结构复杂、引入附加频率、无法实现信号频率捷变等缺点。而提高采样频率，扩大信号直接输出的频率范围或带宽，不仅可以直接在时域内产生所需的激励信号，同时也可以提高测试系统的实时性。 2、存储深度越深，表示用来描述信号一个周期的样本数目就越多，就能描述复杂度更高的波形，所描述波形细节的效果也就越好。随着持续采样技术与海量存储技术的发展，在一些测试验证过程中常常对现场信息进行长时间捕获与记录，用于后续分析以及回放，这对任意波形合成技术的存储深度以及持续波形产生能力提出了较高的要求。 2、作为一种基于数字技术的波形合成方法，任意波形合成过程中具有较多的误差来源。进一步研究误差来源对输出波形的影响情况，以及在提高采样频率的同时改善输出波形的质量，是高速任意波形合成的关键技术及难点。 4、由于布局布线及传输延迟等因素的影响，单纯从物理上保证通道间信号的同步精度非常困难。因此，精密同步是多通道任意波形合成的关键技术之一 频率合成原理 频率的代数运算是通过倍频、分频及混频技术来实现。 频率1输出 石英晶体 代数运算 （加、减、乘、除） 频率合成原理 频率n输出 基准频率 2 频率合成技术 ⑴ 直接频率合成（ADS） 混频、倍频和分频等方法，窄带滤波器选频 ⑵ 间接频率合成：PLL（Phase Lock Loop ） 利用PLL把VCO的输出频率锁定在基准频率上，通过不同形式的锁相环在基准频率基础上合成不同频率 ⑶ 直接数字合成（DDS） 基于取样技术和数字计算技术实现频率合成 2 频率合成技术 优点：频率切换迅速，相位噪声很低 缺点：电路复杂，体积大，价格昂贵，不便于集成化 2.1 直接频率合成 2.2 锁相式频率合成 一种间接式的频率合成技术。它利用锁相环（PLL）把压控振荡器（VCO）的输出频率锁定在基准频率上，这样通过不同形式的锁相环就可以在一个基准频率的基础上合成不同的频率。 基本结构：锁相环（PLL） 组成：鉴相器（PD）、环路滤波器（LPF）、压控振 荡器（VCO）及基准晶振等 原理：负反馈控制系统，利用PLL把VCO的输出频率锁定在基准频率上，通过不同形式的锁相环在一个基准频率基础上合成不同频率 2.2 锁相式频率合成 优点：易集成，体积小，结构简单，功耗低，价格低 缺点：频率切换时间较长，相位噪声较大 PLL主要性能指标 环路带宽 对输入信号的相位而言，锁相环具有低通滤波器的传输特性，其高频截止频率称为环路带宽。环路带宽越低，其滤波作用越好。 对输入信号整体而言，具有窄带滤波特性。只允许输入信号角频率附近的频率分量通过，阻止远离输入频率的频率分量传送到输出端，在一定范围内跟踪输入频率！ 捕捉带宽 假设环路最初不处于锁定状态，环路最终能够自行进入锁定状态的最大允许频差 。 锁相环的基本形式 1.倍频式锁相环 等效模型 实现模型 锁相环的基本形式 2.分频式锁相环 等效模型 实现模型 3.混频式锁相环 锁相环的基本形式 相加混频环 相减混频环 提高频率分辨力的锁相合成技术 减小频率增量提高分辨力 保证转换时间和频率范围前提下提高频率分辨力的途径 多环频率合成法 小数分频法 后置分频器提高分辨力 输出频率范围减小 频率增量越小，转换时间越长 1971年，美国学者J．Tierncy，C．M．Rader和B．Gold提出了直接数字频率合成（DDS）技术，它从相位概念出发直接合成所需波形 全数字控制、频率分辨率高、切换速度快、切换时相位连续 Analog 公司、Qualcomm 公司和Stanford 公司一系列性能优良的DDS 器件不断出现, 工作频率可达GHz, 频率分辨率可到mHz 2.3 直接数字合成技术 DDS原理及主要问题 采样时钟 输出 相位 累加器 数据 查找表 数模 转换器 低通 滤波器 频率 控制字 N N M D 输出频率 理解：可以将正弦波形看作一个矢量，沿相位圆转动，相位圆对应正弦波一个周期的波形。波形中的每个采样点对应相位圆上的一个相位点。 步进 点数 256 4096 65536 10485764294967296 281474976710656 N 8 12 16 20 24 32 48 数字相位圆 相位环 保持系统 重构系统 地址发生器对波形查找表的抽样 数模转换器 低通滤波器 任意波形合成方法及采样模型 DDS的主要误差 1、相位截断误差 2、幅度量化误差 3、DAC保持、采样特性误差 4、DAC非线性误差 5、采样时钟误差 6、频率合成技术（P130） 频率合成技术 直接