第4章常用组合逻辑功能器件分解.ppt

优先编码器 (即 Priority Encoder) 1、若在编码器中有50个编码对象，则要求输出二进制代码位数为 （ ）位。 A.5 B.6 C.10 D.50 B 优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （ ） √ 4.3.1 二进制译码器 4.3.2 二－十进制译码器 1、输入端数n，输出端数2n； 2、输出若为高电平有效，每个输出对应一个最小项； 3、输出若为低电平有效，每个输出对应一个最小项的反函数。 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ ） √ 3线-8线译码器的输入数据端有（ ）个。 A．3 B.8 C.9. D.10 A 用74LS138译码器构成如图所示电路，写出输出F的逻辑表达式，列出真值表并说明电路功能。 试用74LS138译码器和最少的与非门实现逻辑函数 1） 2）F2(A,B,C)=A⊙B⊙C 试用一片3线-8线译码器74138和两个四输入与非门构成一位全减器。 用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，并选用合适的集成电路来实现。 4.4 数据选择器 加法器 用于实现多位加法运算，其单元电路有半加器和全加器； 其集成电路主要有串行进位加法器和超前进位加法器。 4.6 数值比较器 4.4.1 数据选择器的电路结构 以四选一数据选择器为例讨论 功能表 A1 A0 Y 0 0 D0 0 1 D1 0 D2 1 1 D3 输出函数表达式: Y= (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3 Y=ΣmiDi i=0 3 地址 数据 输出 ≥1 1 A0 A1 D0 D1 D2 D3 Y 1 电路图： EN 0 1 2 3 0 1 ｝ G 0 3 MUX A0 A1 1ST 1D0 1D1 1D2 1D3 2D0 2D1 2D2 2D3 2ST 1Y 2Y 74153 Y=( (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3)ST 内部结构由与、或、 非等门组成。 4.4.2 通用数据选择器集成电路 数据选择器的逻辑符号及输入选通端: 以双四选一MUX74153说明之。 利用选通控制端实现通道扩展的例子: EN 0 1 2 3 0 1 ｝ G 0 3 MUX A0 A1 1ST 1D0 1D1 1D2 1D3 2D0 2D1 2D2 2D3 2ST 1Y 2Y 74HC4539 1 A2 ≥1 Y A2=0 时,由 A1A0选择1Di A2=1时,由 A1A0选择2Di 4.4.3 数据选择器应用 1、位数扩大 2、实现逻辑函数 3、功能扩展 EN 0 1 2 3 1 G 0 3 MUX Y 0 Y 一、位数扩展：8选1数据选择器扩展为32选1数据选择器 EN 0 · · · 7 2 G 0 7 MUX Y 0 A0 A1 A2 A3 A4 EN 0 · · · 7 2 G 0 7 MUX Y 0 EN 0 · · · 7 2 G 0 7 MUX Y 0 EN 0 · · · 7 D0 · · · D7 D8 · · · D15 D16 · · · D23 D24 · · · D31 2 G 0 7 MUX Y 0 8选1扩展成32选1的一种结构 32选4 4 选 1 1 2 EN 0 1 2 3 BIN/OCT A0 A1 A2 A3 A4 EN 0 · · · 7 2 0 G 0 7 MUX Y D0 · · · D7 D8 · · · D15 D16 · · ·D23 D24 · · ·D32 ≥1 Y EN 0 · · · 7 2 0 G 0 7 MUX Y EN 0 · · · 7 2 0 G 0 7 MUX Y EN 0 · · · 7 2 0 G 0 7 MUX Y 补 8选1扩展成32选1的一种结构 4片选1 8 选 1 　　由于数据选择器的输出表达式具有标准与或表达式的形式，即 例如 4 选 1 数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 　　 当 D0 = D1 = D2 = D3 = 1 时，Y = m0 + m1+ m2 + m3 。 　　 当 D0 ~ D3 为 0、1 的不同组合时，Y