第二章1_CPU内部结构解读.ppt

* * * * 一、中央处理单元CPU概述 二、CPU结构及总线 三、CPU寄存器 第2章 CPU内部结构与时钟系统 兼容性 在TMS320C2000系列中，CPU内核为： C20x/C24x／C240x：C2xLP： C27x/C28x： C27x、C28x 这些CPU的硬件结构有一定差别，指令集也不相同，但是，在C28x芯片中可以通过选择兼容特性模式，使C28xCPU与C27xCPU及C2xLPCPU具有最佳兼容性。 可通过状寄存器ST1的位OBJMODE和位AMODE的组合，选定模式。 一、中央处理单元CPU 概述 第2章 CPU内部结构与时钟系统 C28x芯片具有3种操作模式： 一、中央处理单元CPU 概述 第2章 CPU内部结构与时钟系统 用户可以使用C28x的所有有效特性、寻址方式和指令系统，一般应使C28x芯片工作于该种模式。 在复位时，C28x的CPU处于C27x目标-兼容模式。在该模式下，目标码与C27xCPU完全兼容，且它的循环—计数也与C27xCPU兼容。 允许用户运行C2xLP的源代码，这些源代码是用C28x代码生成工具编译生成的。 ▲ C28x模式： ▲ C27x目标—兼容模式： ▲ C2xLP源—兼容模式： 通过状寄存器ST1的位OBJMODE和位AMODE选定模式 一、中央处理单元CPU 概述 第2章 CPU内部结构与时钟系统 ▲ CPU ：产生数据和程序存储地址：编码和运行指令；执行算术、逻辑和移位操作；控制寄存器阵列内的数据转移、数据存储和程序存储等。 内核组成： 组成及特性 一、中央处理单元CPU 概述 第2章 CPU内部结构与时钟系统 CPU 仿真逻辑 存储器接口信号 时钟和控制信号 复位和中断信号 仿真信号 C28x CPU核 ▲ 仿真逻辑： 监视和控制DSP芯片内不同部件的工作，并且测试设备的操作情况。 ▲ 信号线 ：产生存储器和外围设备的接口信号以及CPU的时钟和控制信号，显示CPU状态、仿真逻辑信号以及正在使用的中断情况。 CPU主要特性： ▲ 保护流水线：八级流水线，可以避免从同一地址进行读写而造成 的秩序混乱。 ▲ 独立寄存器空间：在CPU中含有一些被映像至数据空间的寄存器，可以作 为系统控制寄存器、数学寄存器和数据指针。系统控制 寄存器可由特殊的指令进行操作，而其他寄存器则通过 特殊指令或寄存器寻址模式来操作。 ▲ 算术逻辑单元(ALU)：32位的ALU完成二进制补码算术和布尔逻辑操作。 ▲ 地址寄存器算术单元(ARAU)：ARAU产生数据存储地址以及与ALU 并行操作的增量和减量指针。 ▲ 循环移位器：执行最多16位的数据左移位和右移位操作。 ▲ 乘法器：执行32位x32位的二进制补码乘法运算，获得64位的乘积。乘法可 以在有符号数和无符号数之间进行。 一、中央处理单元CPU 概述 第2章 CPU内部结构与时钟系统 CPU信号： 一、中央处理单元CPU 概述 第2章 CPU内部结构与时钟系统 在CPU、存储器和外围设备之间进行数据传送；进行程序存储器的访问和数据存储器的存取；并能根据不同的字段长度区分不同的存取操作(16位或32位)。 为CPU和仿真逻辑提供时钟，可以用来监视和控制CPU。 用来产生硬件复位和中断，并用来监视中断的状态。 用来仿真和调试 TMS320C2000系列内部结构 芯片组成 ▲ 特 点 —— 32位 定点 改进哈佛结构 循环的寻址方式。 ▲ 组 成 —— 内核 存储器 片内外设 内部结构 片 内 外 设 片内存储器 中断处理 程序和数据控制逻辑 乘法器 桶形移位器 地址寄存器算术单元 算术逻辑单元 内核 （红框） 实时仿真逻辑 预取队列指令译码 程序和数据地址发生器 二、CPU 的结构及总线 第2章 CPU内部结构与时钟系统 CPU 内 部 结 构 第2章 CPU内部结构与时钟系统 ▲ 存储