湖北文理学院数电期末考试题库解读.doc

一、单项选择题(每小题2分，共20分) 1．多谐振荡器有（ C ）个稳态 A．两个稳态 B．一个稳态 C．没有稳态 D．不能确定 2．五进制计数器的无效状态有（ A ） A．3个 B．4个 C．11个 D．0个 3．为了把串行输入的数据转换为并行输出的数据，可以使用（ B ） A．寄存器 B．移位寄存器 C．计数器 D．存储器 4．从多个输入数据中选出其中一个输出的电路是（ B ） A．数据分配器 B．数据选择器 C．数字比较器 D．编码器 5．TTL或非门多余输入端的处理是( A ) A．悬空?? B．接高电平 C．接低电平??? D．接“1” 6. 逻辑函数F1、F2、F3的卡诺图如下图所示，他们之间的逻辑关系是（ B ） A．F3=F1?F2 B．F3=F1+F2 C．F2=F1?F3 D．F2=F1+F3 7．在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越 大），则说明化简后（ D ）。 A．乘积项个数越少 B．实现该功能的门电路少 C．该乘积项含因子少 D．乘积项和乘积项因子两者皆少 8．555定时器不可以组成（ D ） A．多谐振荡器 B．单稳态触发器 C．施密特触发器 D．JK触发器 9．某逻辑门的输入端A、B和输出端F的波形下图所示，F与A、B的逻辑关系是：( B ) A．与非 B．同或 C．异或 D．或 10．一位八进制计数器至少需要（ A ）个触发器 A．3 B．4 C．5 D．10 二、填空题(每空2分，共30分) 1．5 个变量可构成 25 个最小项，全体最小项之和为 1 。 2．要构成 十进制计数器，至少需要 4 个触发器，其无效状态有 6 个。 3．施密特触发器的最主要特点是具有 滞回 特性。 4．三态门输出的三种状态分别为： 高电平 、 低电平 和 高阻态 。 5．3个地址输入端译码器，其译码输出信号最多应有____8____个。 6．逻辑电路中，低电平用1表示，高电平用0表示，则称为_ 负 __逻辑。 7．触发器的输出状态由触发器的___输入_ _和__现态___ 决定。 8．基本逻辑关系有三种，它们是__与运算 、 或运算 、 非运算 。 三、化简题(5分) 请用图形法（卡诺图）将下式化为最简与或式。（5分） 四、分析题(30分) 1．分析如下图所示电路的逻辑功能。（10分） 2．分析下面时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，说明电路能否自启动。（20分） 五、设计题(15分) 用四位二进制加法计数器74LS161同步清零功能接成12进制计数器。并画出其有效状态循环图。（74LS161的状态表以及符号已给出，连线图可直接在已给符号基础上作图） （15分） 一、单项选择题(每小题2分，共20分) 1．为了把串行输入的数据转换为并行输出的数据，可以使用（ B ） A．寄存器 B．移位寄存器 C．计数器 D．存储器 2．和TTL电路相比，CMOS电路最突出的优点在于（ D ） A．可靠性高 B．抗干扰能力强 C．速度快 D．功耗低 3．当 JK 触发器在时钟 CP 作用下，欲使Q n +1 = Q n ，则必须使( C ) A.J=0，K=1 B.J=1，K=0 C.J=K=0 D.J=K=1 4．从多个输入数据中选出其中一个输出的电路是（ B ） A．数据分配器 B．数据选择器 C．数字比较器 D．编码器 5．计数器主要由（ B ）构成 A．与外门 B．触发器 C．或外门 D．组合逻辑电路 6. RS 触发器当 R=S=0 时，Qn+1=( C )