第五章锁存器和触发器解读.ppt

第五章 锁存器和触发器 本章学习重点 从电路结构形式的角度，要求熟练掌握各触发器的动作特点，如果给出输入波形，要求能够正确地画出输出波形。 建立起两个概念： ① 现态和次态的概念； 5.1 双稳态存储单元电路 触发器概述 双稳态器件具有两个稳定的状态： “稳定的状态”是指触发器可以无限期地保持置位状态或复位状态，因此，触发器可以存储一个二进制位。 （4）触发器的现态和次态 现态：触发器接收输入信号之前的状态，叫做现态， 用Qn表示 。 次态：触发器接收输入信号之后的状态，叫做次态， 用Qn+1 表示。 2. 触发器的分类 按照电路结构形式不同，可分为： 1.基本SR锁存器 用与非门实现的基本SR锁存器 （c）工作原理 （c）工作原理 （c）工作原理 用或非门实现的基本SR锁存器 （a）逻辑图 用两个或非门组成的基本RS触发器的功能表如下： （3）特性表 （4）特性方程 （5）动作特点 由于在CP＝1的全部时间里S和R信号都能通过门G3和G4加到基本RS触发器上，所以在CP=1的全部时间了S和R的变化都将引起触发器输出端状态的变化。 5.3.1 主从触发器 （1）主从RS触发器 （c）工作原理 （d）特性方程 （2）主从JK触发器 【电路结构及工作原理】 特性表 电路特点 多输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。 5.3.2 边沿D触发器 D触发器只有一个触发输入端D，因此，逻辑关系非常简单； 逻辑符号 触发器之间的相互转换 在集成触发产品中,每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。 1、JK—FF转换为T—FF(T /—FF) 将JK触发器的J、K两端连在一起， 并把它作为T端，就构成T触发器。 2、JK—FF转换成D—FF 5.4.2触发器的电路结构和逻辑功能的关系 同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。 关于触发器的基本概念：触发器是构成时序逻辑电路的基本逻辑单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变到另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。 要求：必须熟练掌握各触发器的动作特点和它们的功能表，如果给出输入波形，能够根据相应触发器的动作特点及功能表正确画出其输出波形。 触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。 触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。 各种不同逻辑功能的触发器的特性方程为：RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0JK触发器： Qn+1=JQn+KQnD触发器： Qn+1=DT触发器： Qn+1=TQn+TQnT＇触发器： Qn+1=Qn　　同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。 CP【Clock Pulse】：时钟信号、时钟脉冲 同步RS触发器由外加时钟脉冲CP控制，使各触发器在规定的时刻按各自输入信号所决定的状态同步触发器翻转，属钟控触发器。 第五章作业:(p237) 5.2.3 5.2.4 5.2.5 5.3.2 5.3.3 5.4.3 5.4.5 5.4.6 5.4.8 5.4.10 本章介绍的内容：本章中是从电路结构形式的角度对触发器进行的介绍，其中包括基本RS触发器、同步RS触发器、主从触发器和边沿触发器。 各触发器的触发翻转方式不同：基本RS触发器属于电平触发，没有时钟脉冲CP的控制；同步RS触发器和主从触发器属于脉冲触发，边沿触发器是脉冲边沿触发，可以是上升沿触发，也可以是下降沿触发。 第五章内容总结 主从触发器和边沿触发器的区别：主从触发器和边沿触发器的触发翻转虽然都发生在脉冲跳变沿到来时，但对加入输入信号时间的要求有所不同，对于主从触发器，如果负跳沿触发，输入信号必须在正跳沿前加入，而边沿触发器可以在触发沿到来前（只要满足建立时间）加入。 引入同步RS