第五章中央处理器解读.pptx

第一讲 单周期数据通路的设计 第二讲 单周期控制器的设计 第三讲 多周期处理器的设计（自学） 第四讲 微程序控制原理与异常处理 Ch 5: CPU - Datapath and Control 中央处理器：数据通路和控制器 1 第一讲 单周期数据通路的设计 CPU的功能及其与计算机性能的关系 数据通路的位置 单周期数据通路的设计 数据通路的功能和实现 操作元件（组合逻辑部件） 状态 / 存储元件（时序逻辑部件） 数据通路的定时 选择MIPS指令集的一个子集作为CPU的实现目标 下条指令地址计算与取指令部件 R型指令的数据通路 访存指令的数据通路 立即数运算指令的数据通路 分支和跳转指令的数据通路 综合所有指令的数据通路 主 要 内 容 2 CPU功能及其与计算机性能的关系 CPU执行指令的过程（回顾） 取指令 PC+“1”送PC 指令译码 进行主存地址运算 取操作数 进行算术 / 逻辑运算 存结果 以上每步都需检测“异常”，若有则 自动切换到异常处理程序 检测是否有“中断”请求，有则转中断处理 CPU的实现与计算机性能的关系 计算机性能(程序执行快慢)由三个关键因素决定（回顾） 指令数目、CPI、时钟周期 指令数目由编译器和ISA决定 时钟周期和CPI由CPU的实现以及其他因素来决定 因此，CPU的设计与实现非常重要！它直接影响计算机的性能。 3 组成指令功能的四种基本操作 每条指令的功能总是由以下四种基本操作来实现： 读取某一主存单元的内容，并将其装入某个寄存器（取指， 取数） 把一个数据从某个寄存器存入给定的主存单元中（存结果） 把一个数据从某个寄存器送到另一个寄存器或者ALU（取数，存结果） 进行算术或逻辑运算（PC+1，计算地址，运算） 操作功能的形式化描述 描述语言称为寄存器传送语言RTL (Register Transfer Language) 本章所用的RTL规定如下： （1）用R[r]表示寄存器r的内容； （2）用M[addr]表示主存单元addr的内容； （3）传送方向用“←”表示，传送源在右，传送目的在左； （4）对于程序计数器PC，直接用PC表示其内容。 例如，R[$8] ← M[R[$9]+4]的含义是： 将寄存器$9的内容加4得到的内存地址中的内容送寄存器$8中。 4 CPU基本组成原理图 CPU 由 执行部件 和 控制部件组成 CPU 包含 数据通路(执行部件) 和 控制器（控制部件） 控制器 主要由 指令译码器 和 控制信号形成部件 组成 指令寄存器----IR 程序计数器---PC 5 数据通路在计算机组成结构中的位置 计算机的五大组成部分： 什么是数据通路（DataPath）? 指令执行过程中，数据所经过的路径，以及路径中的部件。它是指令的执行部件。 控制器（Control）的功能是什么？ 对指令进行译码，生成指令对应的控制信号，控制数据通路的动作。能对执行部件发出控制信号，是指令的控制部件。 Memory CPU Input Output Datapath 6 数据通路的基本结构 数据通路由两类元件组成 组合逻辑元件（也称操作元件） 时序逻辑元件（也称状态元件，存储元件） 元件间的连接方式 总线连接方式 分散连接方式 数据通路如何构成？ 由“操作元件”和“存储元件”通过总线方式或分散方式连接而成 数据通路的功能是什么？ 进行数据传送、处理和存储 因此，数据通路是由操作元件和存储元件通过总线方式或分散方式连接而成的进行数据传送、处理和存储的路径。 7 操作元件：组合逻辑电路 加法器(Adder) 多路选择器 (MUX) 算逻部件(ALU) 译码器(Decoder) 何时要用到adder, ALU, MUX or Decoder? 组合逻辑元件的特点： 其输出只取决于当前的输入。即：若输入一样，则其输出也一样 无定时：所有输入到达后，经过一定的逻辑门延时，输出端改变，并保持到下次改变，不需要时钟信号来定时 加法器需要什么控制信号? 8 Back 状态元件：时序逻辑电路 状态元件（存储元件）的特点： 具有存储功能，在时钟控制下输入被写到电路中，直到下个时钟到达 输入端状态由时钟决定何时被写入，输出端状态随时可以读出 定时方式：规定信号何时写入状态元件或何时从状态元件读出 边沿触发（edge-triggered）方式： 状态单元中的值只在时钟边沿改变。每个时钟周期改变一次。 上升沿（rising edge） 触发：在时钟正跳变时进行读/写。 下降沿（falling edge）触发：在时钟负跳变时进行读/写。 最简单的状态单元（回顾：数字逻辑电路课程内容）： D触发器：一个时钟输入、一个状态输入、一个状态输出 9 Back 存储元件中何时状态被改变？ 切记：状态单元的输入信息总是在