第二章大规模可编程逻辑电路解读.ppt

* * 图中所有竖线为逻辑单元阵列的输入线，横向的线称为积项线（或称为乘积项），在 每条输入线和积项线的交叉点上设有一个EPROM 单元进行编程，以实现输入项和乘 积项的连接关系，这样使得逻辑阵列中的与阵列是可编程的。 * CPLD和FPGA的主要区别： 1、结构上的不同 CPLD以“与或”阵列构成的乘积项为主；FPGA以查找表构成函数发生器为主。 2、集成度的不同 CPLD的集成度较低，约在数万门量级； FPGA的集成度很高，已达数千万门量级。 3、应用范围的不同 CPLD逻辑单元有数量有限的触发器和丰富的乘积项结构，适合于高 编码状态序列的状态机。 FPGA逻辑单元的扇入数目有限，但有丰富的触发器结构，适合每一 状态用一个触发器来构造状态机。 * * 一般而言，PLD器件均包含IO模块，逻辑阵列单元和互连资源等三个基本部分。 IO模块包含IO端口和IO控制模块，IO控制模块可灵活地设置IO形式，包含输出极性转换电路、触发器和输出三态缓冲器和相关的选择电路。 各种PLD器件的主要差别在于逻辑阵列单元的构造形式。 * 1、快速互连通道提供LE之间，LE和IO引脚之间的连接，它由一系列贯穿整个器件的水平和垂直布线通道组成（行列通道），这种全局布线结构 的延迟可预测。 2、行互连可驱动IO引脚和连接该行中的其他LAB，列连线带可驱动IO引脚并连接行与行之间的信号。 3、行互连有全长通道和半长通道以提供布通率。 专用进位链提供LE之间快速的进位功能（0.2ns） 专用的级联链可通过“与”、“或”等方式连接相邻的LE实现多扇入的逻辑函数，每增加一个LE，延时增加0.7ns * （三） 快速通道互连（Fast Track） Fast Track组成： 行连线带、 列连线带 特点： 快速、布线 延迟可预测, 灵活性稍差。 * 其它FPGA连线： 由不同长度的布线及开关矩阵组成分段式互连结构。 优点：布线灵活 弱点：布线延迟的不可预测性 Xilinx XC4000系列的布线资源 * （四）嵌入式阵列块EAB（Embedded Array Block） 每个M9K块包含8192位（包含校验位为9216位） 每个块包含一个独立的读和写使能信号 §2.4 Cyclone 系列器件概述 EAB结构：是个高密度存储体，存储的宽度和深度可调。 Cyclone IV EP4CE115F29C7 M9K块： 数据线: 36bit；地址线: 13bit * Cyclone ⅳ 系列器件Multipliers 每个乘法器块支持18*18位乘法运算 4CE115有266个乘法器块 Cyclone IV EP4CE115F29C7 器件 * Multipliers内部结构 18位乘法模式 9位乘法模式 Cyclone IV EP4CE115F29C7 器件 * 实 际 器 件 外 观 Cyclone IV EP4CE115F29C7 器件 * Cyclone IV EP4CE115F29C7 器件 * Cyclone IV EP4CE115F29C7 结构特点： · 114,480 LEs · 432 M9K memory blocks （ 9216 bits） · 3,888 Kbits embedded memory · 4 PLLs Cyclone IV EP4CE115F29C7 器件 * 1、器件的资源 三家主流公司产品： Altera、Xilinx：数千门 - 数百万门 Lattice：数万门以下 资源占用以仿真系统给出的报告为准， 并应留有适当的余量（20%）。 §2.5 FPGA和CPLD的选用 * 2、芯片速度 芯片速度越高，其对微小毛刺信号的反 映越灵敏，系统工作的稳定性越差。 芯片的速度等级与其价格的关系。 3、器件功耗 CPLD：5 V、3.3 V FPGA：5 V、3.3 V、2.5 V、 1.8 V、1.5 V §2.5 FPGA和CPLD的选用 * 4、FPGA/CPLD的选择 CPLD选用： （1）逻辑密集型； （2）中小规模（1000 - 50000）； （3）免费软件支持； （4）编程数据不丢失，电路简单； （5）ISP特性，编程加密； （6）布线延迟固定