第六章时序逻辑电路解读.ppt

（2）M是素数 思路： 方法: 先用2个N计数器接成大于M的N2进制计数器 ①整体置0方式 ②整体置数方式 例6.3.4 用74160构成29进制计数器 ①整体置0方式 S29＝0010 1001 进位脉冲不要用瞬间信号 例6.3.4 用74160构成29进制计数器 ②整体置数方式 S28＝0010 1000 （设置成0000 0000） 进位脉冲可保持一个CLK周期 例 用74161构成29进制计数器 ①整体置0方式 ②整体置数方式 S29＝0001 1101 S28＝0001 1100 例 用74LS290构成29进制计数器 S29＝0010 1001 CLK 四、移位寄存器型计数器 1、环形计数器 设初态Q0Q1Q2Q3＝1000，在CLK信号下，状态按1000 相当于4进制计数器N＝4＝n;n表触发器个数 0100 0010 0001 特点：循环右移 1、环形计数器 该环形计数器的状态转换图中，若选择第一组为有效循环，那么同时还存在着其它几种无效循环。而且，电路状态一旦进入无效循环，就无法自动返回到有效循环中去，即不能自启动。 一个‘1’ 两个‘1’ 各位相同 三个‘1’ 为了方便使用，常常在电路中加入适当的逻辑电路或置位电路，使得它在任何状态都能自动进入有效循环中。 例如： ≥1 1、环形计数器 异步计数器特点 　 由于计数脉冲不是同时加到所有触发器的计数输入端，而只加到最低位触发器的计数输入端，其它各级触发器则由相邻的低位触发器来触发。 　　正是由于它的这种工作特点，当计数器的状态由111变为000时，输入脉冲要经过３个触发器的延迟时间才能达到新的稳态。在这种情况下，如果两个输入脉冲之间的间隔小于这个延迟时间，那么在最后一个触发器翻转之前，第一个触发器又已经开始翻转，这就无法分辨计数器中所累计的数。 1、异步二进制计数器 异步计数器的这种工作特点，使得输入脉冲的最小周期或最高频率受到了极大的限制，从而严重影响了计数器的计数速度，这是异步计数器的最大缺陷。 异步计数器缺点 1、异步二进制计数器 （4）常用异步二进制加法计数器 4位：74LS293， 74LS393， 74HC393 7位：CC4024 12位：74HC4040 14位：74HC4020 1、异步二进制计数器 2、异步十进制计数器 1 2 3 4 5 6 7 8 9 10 J=0 J=1 J=0 J=1 J=0 ①在异步二进制计数 器基础上修改而得。 ②跳过1010到1111 六个状态 1 0 0 1 + 1 0 0 0 0 不变 改变 （1）电路原理： 异步十进制加法计数器是在4位异步二进制加法计数器的基础上加以修改得到的。与异步二进制加法计数器比较，该电路中增加了几条反馈线，其作用就是当输入第十个脉冲时，使4个触发器跳过1010~1111 6个状态而复位到原始状态0000。 CP CP Q0 Q1 Q2 Q3 RD 进 位 输 出 CO 2、异步十进制计数器 （1）电路原理： 若计数器从Q3Q2Q1Q0=0000开始计数，在输入第八个计数脉冲以前，触发器FF0、FF1和FF2的J=K=1, 翻转情况与异步二进制计数器基本相同。每次Q0下降沿到达时，J3=Q1Q2=0，FF3保持0。 CP Q0 Q1 Q2 Q3 RD 进 位 输 出 CO 0 0 0 0 2、异步十进制计数器 （1）电路原理： 0 0 若计数器到Q3Q2Q1Q0=0111时，J1=Q‘3=1, J3=K3=1，在第八个计数脉冲来临时，Q0的下降沿到来以后Q3由0变为1，Q1和Q2先后翻转为0，电路状态变为Q3Q2Q1Q0=1000。 CP Q0 Q1 Q2 Q3 RD 进 位 输 出 CO 1 0 1 1 2、异步十进制计数器 （1）电路原理： 1 0 0 1 0 1 1 0 当第十个脉冲到来后，由于J1=Q’3=0,即使Q0由1变0，其下降沿不能使FF1翻转；而此时J3=Q1Q2=0，故Q0下降沿直接触发FF3，使Q3由1变0，从而使4个触发器跳过1010~ 1111六个状态而复位到原始状态0000。 CP Q0 Q1 Q2 Q3 RD 进 位 输 出 CO 1 1 0 0 1 0 0 1 当第九个脉冲到来后，电路状态变为1001。 2、异步十进制计数器 （1）电路原理： 0 0 它的工作波形如右图所示： 2、异步十进制计数器 1 2 3 4 5 6 7 8 9 10 J=0 J=1 J=0 J0=K0=1, CLK0=CLK0 J=1 J=0 J2=K2