第十二章时序逻辑电路解读.ppt

* 12.1 概述 一、时序逻辑电路的基本结构及特点 1、 基本结构：组合逻辑电路+存储电路 2、 特点：具有存储记忆功能 二、分类 同步时序逻辑电路 所有触发器的时钟都相同 异步时序逻辑电路 无统一时钟 12.2 时序逻辑电路的分析 一、同步时序逻辑电路的分析 分析方法： 逻辑图 驱动方程 代入特性方程 状态方程输出方程 状态转换表状态转换图时序图 功能 eg1 f eg2 eg3 练习： 作业12.10 方法：列方程（驱动、状态、输出），应列入CP 状态表、状态图 功能 eg1 思考：若两触发器是下降沿触发？ 二、异步时序逻辑电路的分析 eg2 CP0 Q0 Eg1：设计一个带进位输出端的六进制计数器。 CP 1 Y 思考：若用D触发器，该如何设计？ 12.3 同步时序逻辑电路的设计 Eg2：设计一个串行数据检测器。要求：当连续输入3个或3个以上的“1”时，输出为1，否则为0。 解（1）逻辑抽象：取输入数据为输入变量，用X表示，取检查结果为输出变量，用Y表示。 设电路在没有输入“1”以前的状态为S0，输入一个“1”以后的状态为S1，连续输入两个“1”以后的状态为S2，连续输入三个或三个以上的“1”以后的状态为S3。 12.4 常用时序逻辑电路 一、寄存器 寄存器用来暂时存放参与运算的数据和结果。也就是寄存一组一组的二值代码。 因为一个触发器能储存1位二值代码，所以要存一组N位的二值代码需要用N个触发器。 1、 数码寄存器 D CP 一个D触发器组成1位的数码寄存器 CP上升沿,Q =D CP高电平、低电平、 下降沿，Q不变 RD SD D CP Q Q 74LS175是用维持阻塞触发器构成的4位寄存器。触发器输出端的状态仅仅取决于CP上升沿到达时刻D端的状态。 Q3Q2Q1Q0=D3D2D1D0，CP消失后，数据不消失。 〔吊高电平〕 D3 D2 D1 D0 CP Q3 Q2 Q1 Q0 R GND Vcc +5V +5V 74LS175 （电源〕 CP 1D 2D 3D 4D 1Q 2Q 3Q 4Q 4D锁存器 4位二进制数 集成4D触发器74LS175的应用举例—抢答电路 1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q Vcc GND 1D 2D 3D 4D CP R 500??4 +5V 1 1 1 1 +5V 4.7k? 风鸣器 CP 1kHz 主持人清0 甲 乙 丙 丁 74LS175 参赛人 抢答按键 1 由8D集成电路74LS273组成8位二进制数寄存器 D3 D2 D1 D0 CP Q3 Q2 Q1 Q0 R +5V 74LS273 1D 8D 1Q 8Q 8D锁存器 Q4 Q5 Q6 Q7 D4 D5 D6 D7 CP 8位二进制数D7~D0 2、串行移位寄存器 1. 用D触发器组成的移位寄存器 Q S R D Q S R D Q S R D Q S R D Di Rd Q1 Q2 Q3 Q4 CP 串行输入 串行输出 并行输出 3、循环移位寄存器 C Q S R D Q S R D Q S R D Q S R D Q1 Q2 Q3 Q4 CP 经4个CP脉冲 循环一周 CP Q1 Q2 Q3 Q4 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 4 1 0 0 0 集成电路双向移位寄存器(74LS194) 并行输入数据 右移串入数据 控制端 输出 清0端 时钟 左移串入数据 Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL RD M1 M0 CP 74LS194 Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL RD M1 M0 CP 74LS194 双向移位寄存器 74LS194的功能 RD CP M1 M0 Q0 Q1 Q2 Q3 0 0 0 0 0 1 0 0 保持 1 0 1