组成原理第6章输入解读.ppt

6.4 中断传送 中断控制方式 中断请求触发器 Q R D 数据缓冲 端口译码 端口译码 控制端口 中断屏蔽触发器 Q D +5V WR 外 设 READY DB AB DB INTR INTA 中断可被响应的条件： 中断请求触发器置位；中断屏蔽触发器清零；CPU内部开放中断；CPU未处理更高级中断；CPU现行指令执行完 中断工作过程 外设需要CPU服务时 外设→I/O接口→向CPU发中断请求，INTR=H(中断请求有效) CPU执行完当前指令后, (注: 若IF = 1) CPU → I/O接口 →外设发中断响应，/INTA = L CPU执行中断服务程序, CPU←→I/O接口←→外设读写数据 6.5 直接存储器存取(DMA)传送 DMA是一种不经过CPU和程序，直接用硬件实现的存储器访问，达到高速传送数据的目的。。 DMA控制方式(存储器直接存取) 内存与外设间有大量数据交换时，采用中断方式，每传送一次数据，就必须经历中断处理的全部步骤，而且一般需要借助CPU内部的寄存器作为中介 DMA方式：不用CPU的寄存器作传数中介, 完成存储器和外设间的直接传数，CPU必须将系统总线的控制权让给DMAC DMA方式原理方框图 DB ? ? HOLD CPU HLDA ? ? AB DMAC MEM I/O 请求 响应 DMA的工作流程 DMAC发存储器地址 在总线上传送数据 传送结束？ 修改地址指针 DMA结束，交还总线权 CPU允许释放总线，向DMAC发出总线应答信号HLDA DMAC向CPU发总线申请HOLD Y N DMAC DMA传送通过专门的硬件装置——DMA控制器(DMAC)来进行控制，并借用系统总线作为信息的传送通道。 除对DMAC初始化需要CPU参与外，一旦启动DMA传送，则完全由硬件自动操作完成，整个传送过程中不再需要CPU的干预，所以它具有很高的传送速率 6.6 I/O处理机（IOP）方式 8089是专门用来处理输入/输出的协处理器。它共有52条指令、lMB寻址能力和两个独立的DMA通道。 当8086/8088加上8089组成系统后，8089能代替8086/8088以通道控制方式管理各种I/O设备。因此，8089为微机的输入/输出系统设计带来换代性的变化。 本章小结 I/O接口一般要具有5功能。 接口电路基本结构的内部包含有3类可寻址的寄存器 I／O端口的编址一般采用 I／O端口独立编址的方式。 在微机中，CPU与I／O设备间进行数据传送，可以采用3种方式：1.程序控制下的数据传送。包括无条件传送、查询传送、中断传送。2.直接存储器存取(DMA)3.采用I／O处理器方式。 2、I/O独立编址（二） 80X86系列微处理器采用独立的I/O编址方式 CPU使用地址总线中的A0～A15来寻址I/O口，故最大I/O空间是64K个字节端口（或32K个字端口） 两种编址方式比较（一） I/O 空 间 内 存 空 间 I/O 空 间 内 存 空 间 分别是分离编址？还统一编址？ I/O端口的编址 两种编址方式比较（二） 存储器 CPU AB DB CB 接口 外设 接口 外设 CPU AB DB CB 存储器 存储器读写 I/O 读写 6.1.4 I／O地址的译码方法 微机系统的每个端口都有惟一的端口地址 端口地址：经译码电路译码后产生端口选通信号，控制端口的读/写操作 I／O地址空间编址原则 1.如果将地址看作资源，那么I／O地址空间足够大，可以容忍一定程度的浪费； 2. I/O访问的频度远低于存储器访问，而且不同的外设其操作互相独立，所以编址时不太强调地址的连续。 选择I/O端口地址时遵循的原则 1. 凡是被系统配置所占用了的地址一律不能使用； 2. 原则上讲，未被占用的地址，用户可以使用，但对计算机厂家申明保留的地址，不要使用，否则会发生I/Ｏ端口地址重叠和冲突； 3.用户一般可使用300H～31FH地址，这是IBM－PC微机留作实验用的，用户可以使用。为了避免与其他用户开发的插件板发生地址冲突，最好采用地址开关。 I/O端口的地址译码 将来自地址总线上的地址代码翻译成为所需要访问端口的选通信号 I/O端口地址译码电路结构 译码电路的输入信号 地址信号：由地址范围决定 控制信号：数据流向（读/写）、数据宽度（8位/16位）、是否采用奇/偶地址和DMA传送方式 译码电路的输出信号：接口芯片的片选信号 端口的读写控制：输入需要缓冲， 输出需要锁存 输入缓冲电路 当读有效时，才将缓冲器中的三态门打开，使外设的数据进入系统的数据