与-或阵列.ppt

PLD器件的发展历程及分类 PLD器件的分类（续） 2、PROM、PLA、PAL及GAL PROM （可编程只读存储器）：只能用于组合电路可编程，不适于多输入变量的组合函数，浪费严重 PLA（可编程逻辑阵列）：与、或阵列均可编程，利用率高，需要逻辑函数的最简与或表达式，公共与项难利用，软件算法较复杂。 PAL（可编程阵列逻辑）：是PLA的改进型与阵列可编程，或阵列固定，IO结构不通用，不同的用途种类繁多，熔丝工艺，一次编程 GAL（通用阵列逻辑）：EEPROM工艺，改进了IO结构，增加了输出逻辑宏单元（OLMC，Output Macro Cell），通用性好 随着微电子设计技术与微电子工艺的发展，可编程逻辑器件已发展迅速； 早期的PROM只能存储少量数据，完成简单逻辑功能； 中期的PAL、GAL等能完成中大规模的数字逻辑功能； 当今的复杂可编程逻辑器件（CPLD）及现场可编程门阵列（FPGA）可以完成超大规模的复杂组合逻辑与时序逻辑； 目前，在FPGA上已可集成中央处理器（CPU）或数字处理器（DSP）内核，为实现片上可编程系统（SOPC，System OnProgrammable Chip）提供了强大的硬件支持 。 CPLD:复杂可编程逻辑器件 （Complex Programmable Logic Device） CPLD是在PAL、GAL基础上发展起来的，采用EEPROM工艺，实现的逻辑功能比PAL、GAL有了大幅度的提升； CPLD一般可以完成设计中较复杂、较高速度的逻辑功能，如接口转换、总线控制等。 FPGA:现场可编程门阵列 （Field Programmable Gate Array） FPGA是在CPLD的基础上发展起来的，是一种新型高性能可编程逻辑器件。 FPGA采用SRAM工艺，集成度很高，器件密度从数万系统门到数千万系统门不等； FPGA可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度的高端数字逻辑电路设计领域，如数字信号处理、高速数据采集等。 CPLD的结构相对比较简单，基本都由可编程I/O单元、基本逻辑单元、布线池和其它辅助功能模块构成 。 可编程I/O单元 可编程I/O单元用来完成不同电气特性下对输入／输出信号的驱动与匹配。与FPGA相比，CPLD的可编程I/O的性能和复杂度都较低。 基本逻辑单元 基本逻辑单元是CPLD的主体，通过不同的配置，CPLD的基本逻辑单元可以完成不同类型的逻辑功能。MC的本质是有一些与、或阵列加上触发器构成的； CPLD广泛采用的乘积项代表了MC中与阵列的输出，其数量标志了CPLD的容量； 乘积项阵列实际上就是一个 “与或”阵列，每一个交叉点都是一个可编程熔丝，如果导通就是实现“与”逻辑，在“与”阵列后一般还有一个“或”阵列，用以完成最小逻辑表达式中的“或”关系。“与或”阵列配合工作，完成复杂的组合逻辑功能。 布线池、布线矩阵 CPLD由于结构较简单，其布线资源相对有限，一般采用集中式布线池结构 ； 布线池本质上就是一个开关矩阵，通过打结点可以完成不同MC的输入与输出项之间的连接 ； 由于CPLD的布线池结构固定，所以CPLD的输入管脚到输出管脚的标准延时固定，被称为Pin to Pin延时，用Tpd表示，Pin to Pin延时反应了CPLD器件可以实现的最高频率，也就清晰地标明了CPLD器件的速度等级。 辅助功能模块 CPLD中还有一些其他的辅助功能模块，如JTAG（IEEE 1532、IEEE 1149.1）编程模块，一些全局时钟、全局使能、全局复位/置位单元等。 FPGA的基本结构都是基于查找表加寄存器结构的。 不同厂商的FPGA的基本构架都可简化为6个部分，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。 可编程I/O单元 输入/输出（Input/Output）单元简称I/O单元，它们是芯片与外界电路的接口部分。 基本可编程逻辑单元 基本可编程逻辑单元是可编程逻辑的主体，通过改变其内部连接与配置来不同的逻辑功能； FPGA一般基于SRAM工艺的，其基本可编程逻辑单元几乎都是由查找表（LUT，Look Up Table）和寄存器（Register）组成的； 查找表一般完成纯组合逻辑功能，FPGA内部查找表一般为4输入； 在应用设计中进行器件选型时，一个基本的原则就是根据底层配置单元的LUT和Register比率来对器件规模进行估算，从而选择合适的器件。 嵌入式块RAM FPGA内部一般都包含嵌入式块RAM单元，实现RAM、ROM、CAM、FIFO等存储结构。 丰富的布线资源 布线资源是FPGA内部各单元的连接纽带，连线的长度和工艺决定着信号在连线上的驱