电子密码锁的设计与讲述.ppt

2．密码锁输入电路的仿真 图4.14为密码锁输入电路的仿真结果图，图中的输出信号CLK_SCAN，C_DEBOUNCE是为便于仿真时观察中间结果而增加的观测点的输出，调试好后程序中的相应语句应注释掉。 图4.14 密码锁输入电路仿真结果图 3．密码锁控制电路的仿真 图4.15、图4.16分别是两个密码锁控制电路仿真结果图。其中图4.15的仿真过程为先输入上锁密码“1234”，再按下上锁键激活电锁，接着输入万能解锁密码“8888”，最后按下解锁键解锁。 图4.15 密码锁控制电路仿真结果图(一) 图4.16 密码锁控制电路仿真结果图(二) 4. 其他电路的仿真 请读者根据实际需要自行完成。 4.4.2 系统的硬件验证 请读者根据自己所拥有的实验设备自行完成。 4.2.5 设计技巧分析 (1) 密码锁输入电路KEYBOARD.VHD中对各种分频信号/信号序列的设计有独到之处。 (2) 键盘输入去抖电路的设计程序DEBOUNCING.VHD在实际系统的开发中有较好的参考价值。 (3) 密码锁控制电路CTRL.VHD中对于数据的更新及移位方法比较好。 (4) 在密码锁输入电路等模块的程序的设计和仿真中，为了便于观察一些中间结果，在程序中增加了一些观测输出点。 4.2.6 系统扩展思路 (1) 本系统基本达到作为数字密码锁的绝大部分功能，但还有许多不足或需完善的地方。比如说采用3×4的通用机械键盘受到键盘数量的限制，在很大的程度上限制了其功能的扩展。 (2) 设计外围电路：系统用方波信号源，直流工作电源。 (3) 若为毕业设计，可要求设计调试程序、外围电路等，还可要求设计制作整个系统，包括PCB的制作。 ELSIF CLKEVENT AND CLK=1 THEN Q =D; END IF ; END PROCESS ; END ARCHITECTURE ART; ? --DEBOUNCING.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; LIBRARY ALTERA; USE ALTERA.MAXPLUS2.ALL; ENTITY DEBOUNCING IS PORT(D_IN, CLK: IN STD_LOGIC; DD1, DD0, QQ1, QQ0 : OUT STD_LOGIC; D_OUT, D_OUT1: OUT STD_LOGIC ); END ENTITY DEBOUNCING ; ARCHITECTURE ART OF DEBOUNCING IS COMPONENT DCFQ IS PORT(CLK, CLRN, PRN, D: IN STD_LOGIC; Q: OUT STD_LOGIC); END COMPONENT DCFQ; SIGNAL VCC, INV_D : STD_LOGIC ; SIGNAL Q0, Q1 : STD_LOGIC ; SIGNAL D1, D0 : STD_LOGIC ; BEGIN VCC = 1 ; INV_D = NOT D_IN ; U1: DCFQ PORT MAP (CLK = CLK, CLRN = INV_D, PRN = VCC, D =VCC , Q = Q0); U2: DCFQ PORT MAP (CLK = CLK, CLRN = Q0, PRN = VCC, D =VCC , Q = Q1); PROCESS (CLK) BEGIN IF CLKEVENT AND CLK=1 THEN D0 = NOT Q1; D1 = D0; END IF ; END PROCESS ; DD0 = D0; DD1 = D1; QQ1 = Q1; QQ0 = Q0; D_OUT = NOT (D1 AND NOT D0); D_OUT1 = NOT Q1 ; END ARCHITECTURE ART; 4.2.3.2 密码锁输入电路的VHDL源程序 --KEYBOARD.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_