电子科大微嵌ppt4讲述.ppt

必备的PCI总线信号（续） 错误报告信号 PERR，报告数据奇偶检验错，低电平有效 SERR，系统出错信号，低电平有效 仲裁信号 REQ，总线占用请求信号，双向三态，低有效 GNT，总线占用允许信号，双向单台，低有效 系统信号 CLK：时钟，输入 RST，复位，输入 可选的PCI总线信号 64位总线扩展信号 AD[64:32]，双向三态 C/BE[7:4]，双向三态，低电平有效 REQ64，64传输请求，低电平有效 ACK64，表示从设备将用64位传输，低电平有效 PAR64，奇偶双字节校验，双向三态，低电平有效 接口控制信号 LOCK，锁定信号，低电平有效 中断信号 INTA/INTB/INTC/INTD，中断信号，低电平有效，漏极开路 可选的PCI总线信号（续） Cache支持信号 SBO，试探返回信号，低电平有效，输入或输出 SDONE，表示命中一个缓冲行，输入或输出。有效时，表明探测完成，无效时，表明探测结果仍未确定 边界扫描信号 TDI，数据输入 TDO，数据输出 TCK，时钟 TMS，模式选择 TRST，复位 PCI总线读时序 突发读时序，可连续多字节操作 T 并行仲裁 各主控器有独立的总线请求BR、总线允许BG，互不影响 总线仲裁器直接识别所有设备的请求，并向选中的设备Ci发BGi 特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定； 优点：总线请求响应的速度快； 缺点：扩充性较差； 总线仲裁器 C1 C2 Cn 总线 … BR1 BG1 BR2 BG2 BRn BGn … BB BCLK（总线时钟） 串并行二维仲裁 从下一设备 主模块1 主模块2 主模块3 允许BG 请求BR 忙BB 总线仲裁器 …… 主模块4 到下一设备 综合了前两种仲裁方式的优点和缺点 分布式总线仲裁方式 总线上各个设备都有总线仲裁模块 当任何一个设备申请总线，置“总线忙”状态，以阻止其他设备同时请求 IN OUT 主设备1 IN OUT 主设备2 IN OUT 主设备3 IN OUT 主设备4 IN OUT 主设备5 总线请求 总线忙 +5V 仲裁线 总线 4.1.3 总线操作与时序 总线操作：计算机系统中，通过总线进行信息交换的过程称为总线操作 总线周期：总线设备完成一次完整信息交换的时间 读/写存储器周期 读/写IO口周期 DMA周期 中断周期 单个主控制器系统，则只需要寻址和传数两个阶段 多主控制器系统，总线操作周期一般分为四个阶段 总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段 总线时序 总线时序是指总线事件的协调方式，以实现可靠的寻址和数据传送 总线时序类型 同步：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系 异步：依靠传送双方互相制约的握手(handshake)信号来实现定时控制 半同步：具有同步总线的高速度和异步总线的适应性 总线分类 按所处位置 (数据传送范围) 片内总线 芯片总线（片间总线、元件级总线） 系统内总线（插板级总线） 系统外总线（通信总线） 地址总线 控制总线 按总线功能 数据总线 并行总线 串行总线 按数据格式 按时序关系 (握手方式) 同步 异步 半同步 同步 异步 同步并行总线时序 特点 系统使用同一时钟信号控制各模块完成数据传输 一般一次读写操作可在一个时钟周期内完成，时钟前、后沿分别指明总线操作周期的开始和结束 地址、数据及读/写等控制信号可在时钟沿处改变 优点：电路设计简单，总线带宽大，数据传输速率快 缺点：时钟以最慢速设备为准，高速设备性能将受到影响 同步时钟 地址信号 数据信号 控制信号 延时 异步并行总线时序 特点：系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作 优点：全互锁方式可靠性高，适应性强 缺点：控制复杂，交互的联络过程会影响系统工作速度 地址信号 数据信号 主设备 联络信号 从设备 联络信号 ① ③ ② ① 准备好接收 （M发送地址信号） ③已收到数据 （M撤销地址信号） ④ ④完成一次传送 （S撤销数据信号） ②已送出数据 （S发送数据信号） 半同步并行总线时序 特点：同时使用主模块的时钟信号和从模块的联络信号 优点：兼有同步总线的速度和异步总线的可靠性与适应性 Ready信号可作为慢速设备的异步联络信号 CLK信号作为快速设备的同步时钟信号 4.2 总线标准 总线标准又称总线协议包括： 物理特性 功能特性 电气特性 时间特性 微机系统中的内总线（插板级总线） 4.2.1 片内总线 片内总线特点 简单高效 结构简单：占用较少的逻辑单元 时序简单：提供较高的速度 接口简单：降低IP核连接的复杂性 灵活，具有可复用性 地址/数据宽度可变、互联结构可变、