- 1、本文档共41页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电气复习a讲述
上篇 电工电子技术基础 第四章 正弦交流电路 中篇 模拟电子电路部分 直流电源 直流电源 直流电源 三相负载的连接法 星型接法 三角形连接 6.8 译码器及显示电路 二进制编码器--74LS148 二进制编码器的输出位数为n时,输入端的数量为2n。下面以8线—3线优先编码器74LS148为例,介绍这类编码器的功能及应用。 组合逻辑电路 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 7 4 L S 1 4 8 74LS148的管脚排列图 管脚排列图中,I0~ I7为输入信号端, Y0 ~ Y2为输出端, S为使能输入端, OE为使能输出端, GS为片优先编码输出端。 当使能输入端S=1时,电路处于禁止编码状态,所有的输出端全部输出高电平“1”;当使能输入端S=0时,电路处于正常编码状态,(所以使能端是低电平有效)输出端的电平由I0~ I7 的输入信号而定。 I7的优先级别最高, I0级别最低。 使能输出端OE =0时,表示电路处于正常编码同时又无输入编码信号的状态。 片优先编码输出端GS=0时,表示电路处于正常编码且又有编码信号输入时的状态。 组合逻辑电路 74LS148优先编码器真值表 输入 输出 1 0 0 0 0 0 0 0 0 0 × × × × × × × × 1 1 1 1 1 1 1 1 × × × × × × × 0 × × × × × × 0 1 × × × × × 0 1 1 × × × × 0 1 1 1 × × × 0 1 1 1 1 × × 0 1 1 1 1 1 × 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 I0 I2 I1 I3 I5 I4 I7 I6 S Y2 Y0 OE GS Y1 组合逻辑电路 译码是编码的逆过程。译码器的作用是把机器识别的、给定的二进制代码“翻译”成为人们识别的特定信息,使其输出端具有某种特定的状态,并且在输出通道中相应的一路有信号输出。 译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数据分配、存储器寻址和组合控制信号等。 译码器的分类 译码器 二进制译码器(变量译码器) 非二进制译码器(码制变换译码器) 显示译码器 2-4线译码器 3-8线译码器 4-16线译码器 4-10线译码器 4-7线译码器 时序逻辑电路 JK触发器 同步RS触发器都是采用的电平触发方式。 电平触发方式的同步RS触发器有一个显著的毛病—存在“空翻”现象。所谓空翻,就是指:在CP=1期间,若输入RS的状态发生多次变化,输出Q将随着发生多次变化。 当触发器出现空翻现象时,一般就无法确切地判断触发器的状态了,由此造成触发器的使用受到限制。 为确保数字系统的可靠工作,要求触发器在一个CP脉冲期间至多翻转一次,即不允许空翻现象的出现。为此,人们研制出了能够抑制空翻现象的主从式触发器、边沿触发方式的JK触发器和D触发器等。 .交流反馈和直流反馈 反馈还有交流和直流之分。 若反馈信号是交流量,则称为交流反馈,它影响电路的交流性能(如电压放大倍数、输入电阻
文档评论(0)