借助dds的精密频率的一种替代方法外文资料翻译 大学论文.doc

外文出处： Arthur Schwilch ， Christoph Goste li 附 件： 1、外文资料翻译译文；2、外文原文。 指导教师评语： 该生的外文翻译，紧扣论文的主题，语句较通顺，翻译较准确，说明前期准备阶段的文献调研做了一定的工作，达到了预期的目的。 2012 年 4 月 20 日 签名： 附件1：外文资料翻译译文 借助DDS的精密频率的一种替代方法 频率测量的方法基于闭环组成,主要是一个频率比较器(FC)和直接数字合成器(DDS),对此在本文中进行了介绍。DDS作为标准信号发生器在FC的投入之中扮演一定的角色。FC接受了DDS的硬限幅波形以及未知的频率。从比较两个信号的输出，控制逻辑向上/向下计数器产生了。计数器的输出频率设定字（FSW）代理指示的DDS产生一个新的正弦波频率接近未知之一。当循环沉淀，频率设定字给出了未知的高频数字估计。优势是从DDS固有的高分辨率和环路噪声免疫力而来，从而设计同样精确和不受影响的频率计。所有额外相关的阶段都被仪器的显示器显示出来。 1简介 最常用的测频技术采用计数在预定的时间窗口（光圈）的未知频率的脉冲的计数器。此外，凡任何参考频率的脉冲在一个或多个未知一期计算方法也很常见。在后一种情况下，代替频率的周期只是估计的。本文献的第[1]部分的某些文件处理了低频率的测量问题并集中在心脏（心脏）信号的频率范围（几赫兹）或在电源频率（50-60赫兹）。这些技术实际上是在测量讯号的时间，并使用一些方法来计算它的倒数，即频率。在第[2]中，频率由查找表的方法计算。其他[4-6]的内容是关于微处理器或以微控制器为基础的。上述方法的特点是开环方法，即数字计数器来计数在预定tinle间隔，之后计算结果。其闭环形式刻画了本文提出的方法。这个术语“闭环”我们用来记一些反馈排序。一个已知（控制）的频率波形在电路中产生，并反馈到强制它来接近未知的（输入）的频率的频率比较阶段。产生上述提及的受控的频率波形是一个直接数字合成器。 2．直接数字频率合成器 一个典型的直接数字频率合成器包含一个正弦波（正弦查找表LUT）样品的RAM。在限定相位跳跃的频率设置字的控制方式下来搜寻这些样本。一个典型的频率设置字是32位宽，但48位合成器在较高的频率分辨率也可使用。一个相位累加器产生连续的正弦查找表的地址，并生成一个数字正弦波输出。DDS的数字部分，即相位累加器和查表，被称为数控振荡器（NCO）。最后阶段，这相对于前一个主要是模拟，包括一个D / A转换器在一个过滤器之后。过滤器使数字化的正弦波更平稳，生产连续输出信号。在凡方波输出需要的应用中，这由一个硬限制器在经过过滤器之后得到。这不等于使用例如蓄电池的，而不是硬过滤和波形输出最高位有限，因为会遇到很大的抖动。对于n位系统的输出信号的频率是按以下方式计算的;如果相位步等于1，将累加器的计数加1，以时钟周期，以满足整个LUT和生成一个周期的输出正弦波。这是该系统能生成的最低的频率，也是它的频率分辨率。设置FSW为二，计数器的结果间隔数为二，以时钟周期来完成一个周期的正弦波输出。它可以很容易地表明，对于任意整数m，其中m ，所采取的时钟周期数旨在产生一个输出的正弦波周期/米，输出频率（fDDS）和频率分辨率（fres）给出由下列公式： fDDS= fres= fclk/ 对于n = 32，有一个fclk = 33 MHz的时钟频率，频率分辨率为7.68兆赫兹。如果n是增加至48个具有相同的时钟频率，分辨率为120 nHz是可能的。 3.被提议的频率测量技术 产生我们目前的设计的想法来自DDS的频率分辨率极高的设备并且由它的封闭循环的形式抗干扰执行。一个（已知）频率源，即DDS，采用于一个闭环并且被迫逐步产生频率等于未知输入输出。一个在DDS系统的经验法则是可以接受的最大合成频率为时钟频率的25％（远低于奈奎斯特限制）。根据这一点，我们的原型使用一个33 MHz的时钟将有效地数到8兆赫。在砷化镓产品来看，我们可以看到，最近的DDS设计可以在高达400兆赫的时钟频率范围运作。因此，目前的方法，频率计数器工作频率达100 MHz是可以设计的。该决议将取决于FSW的数量和时钟频率。 DDS的时钟频率是非常重要的，因为它减小，该方法的决议（定义为fclk /）更出色，即它变得更精细的改进。时钟频率下降的影响是其最大输出频率，限制计数器的最大计数随之降低。主要模块已被证明。其中包括：频率比较和DDS。为了克服特定频率比较器的一些缺点校正阶段已被纳入。这一阶段也可用于测量提取，以显示正确的读数。 3.1电路的