第5章单片机中断讲述.ppt

中断系统 教学目的 理解中断的概念 理解中断系统的结构和类型 掌握中断系统的中断响应过程 掌握外部中断的使用 本章内容 中断的概念 中断系统的内部结构和控制寄存器 中断系统的响应过程 中断仿真实例 89C52的中断系统 5.1 89C52的中断系统结构 引起CPU中断的根源，称为中断源。中断源向CPU提出的中断请求。CPU暂时中断原来的事务A，转去处理事件B。对事件B处理完毕后，再回到原来被中断的地方（即断点），称为中断返回。实现上述中断功能的部件称为中断系统（中断机构）。 随着计算机技术的应用，人们发现中断技术不仅解决了快速主机与慢速I/O设备的数据传送问题，而且还具有如下优点： 二、89C52中断系统的结构 89C52的中断系统有6个中断源，2个优先级，可实现二级中断嵌套 。 T2中断 T2中断（TF2 T2CON.7),片内定时/计数器T2溢出中断请求标志，当定时/计时器T2发生溢出时，置位TF2，并向CPU申请中断。 二、中断请求标志寄存器（*） 1、TCON的中断标志 TF1，TF0，IE1，IE0在有中断请求时硬件自动置“1”，其中，TF1，TF0在中断被响应后硬件自动清零。 IE1，IE0在外部中断为跳变触发方式时，被响应后由硬件自动清零，若为电平触发方式，响应后不会自动清零。 IE0和IE1类似，IT0和IT1类似 以IT1为例： IT1=1（软件置1）时，则外部中断为跳变触发方式。在每个机器周期采样/INT1（P3.3）的输入电平，若一个周期内为高电平，下一个周期为低，则硬件置IE1为“1”，提出中断申请； IT1=0时，则/INT1为电平触发，即是通过检测P3.3的输入电平（低电平）来触发的，此时IE1由硬件置1。即只要输入到/INT1的外部中断源为低电平，且IT1=0，则/INT1就已经向CPU提出中断申请，它应始终保持低电平，直到中断被响应，且应在中断返回前变回高电平，否则会再次中断。 外部中断（/INT0，/INT1）触发方式的确定及注意事项 若外部信号为一个频率信号，要求每个频率均有中断，外部中断应定义为跳变式触发。 若外部中断要求为低电平时申请中断，则外部中断应定义为低电平触发方式。在电平触发方式中，CPU响应中断时，不会消除IE1标志。 注：低电平持续时间中断服务程序执行时间 否则会再次引发中断。 若外部中断定义为电平触发方式，中断标志位的状态随CPU在每个机器周期采样到的外部中断输入引脚的电平变化而变化，这样能提高CPU对外部中断请求的响应速度。但外部中断源若有请求，必须把有效的低电平保持到请求获得响应时为止，不然就会漏掉；而在中断服务程序结束之前，中断源又必须撤消其有效的低电平，否则中断返回之后将再次产生中断。 定时器T2中断见第6章 2、SCON的中断标志 清TI： 在中断服务程序中写入： CLR TI 或 ANL SCON，#0FDH 清RI： 在中断服务程序中写入： CLR RI 或 ANL SCON，#0FEH 一、中断允许控制 CPU对中断系统所有中断以及某个中断源的开放和屏蔽是由中断允许寄存器IE控制的。 系统复位后，IE各位均为0，即禁止所有中断。IE寄存器可进行字节寻址，也可进行位寻址。 例：允许T0中断，其他所有中断均禁止 1)SETB ET0 CLR EX1 CLR ET1 CLR EX0 CLR ES CLR ET2 SETB EA 2) MOV IE , #82H 二、中断优先级控制 89C52单片机有两个中断优先级，即可实现二级中断服务嵌套。每个中断源的中断优先级都是由中断优先级寄存器IP中的相应位的状态来规定的 。 复位后，IP各位均为0，即所有的都是低优先级中断，IP可进行字节寻址和位寻址。 例：定义外部中断源INT0为最高级，其他为低级，初始化如下 1）SETB PX0 CLR PT0 CLR PX1 CLR PT1 CLR PS CLR PT2 2）MOV IP , #01H 同一优先级中的中断申请不止一个时，则有中断优先权排队问题。同一优先级的中断优先权排队，由中断系统硬件确定的自然优先级形成，其排列如所示：T2的优先级最低，它的入口地址为002BH C语言设置51单片机的4个中断源,使他们的优顺序为/INT1, T1,/INT0,T0 89C52单片机的中断优先级有三条原则： 通常优先级的确定： 高级：T0，T1 低级：/INT0，/INT1，串行口 如此可保证定时/