十八时间测量方法.PPTVIP

2010-05-12 * 时钟相位延迟内插技术 记录下当hit信号到来时，时钟信号在延迟线上传输的位置，即时间延时信息，这就相当于将“粗”时间计数的时钟周期细分了2n个等分 该信息经译码电路译码后输出，作为时间数据最低的n位数据，实现了细时间分辨的内插测量 2010-05-12 * 利用PLL实现时间内插 2010-05-12 * 利用DLL实现时间内插 (Delay Locked Loop) 2010-05-12 * DLL（Delay Locked Loop） 压控延迟线（VCDL），并组成压控振荡器 数字鉴相器 电荷泵和滤波器 2010-05-12 * 内插基础——延迟线技术 压控延迟单元利用了场效用管漏极输出上升时间受栅极电压控制的特性来实现压控延迟 2010-05-12 * 用D触发器实现两态数字鉴相器 D触发器鉴相器的传输特性曲线 普通鉴相器的传输特性曲线 DLL应在频率稳定后工作，因此不需要跟踪频率，只需要跟踪相位， 即监测相位超前还是滞后即可，因此可以使用简单的两态相位监测器——D触发器 2010-05-12 * 电荷泵和滤波器 2010-05-12 * DLL阵列进一步提高分辨率 F很难恰好是2n， 需要二进制转换 bin=tapm+1,n-1-tapm,n=tapm+1+tapn-1-(tapm+tapn) Tbin=(m+1)*Tm+(n-1)*Tn-(m*Tm+n*Tn) → Tbin=Tm-Tn F：DLL的细分因子 2010-05-12 * DLL阵列进行时间内插的实现 2010-05-12 * DLL阵列实现内插时间测量的一个实例 2010-05-12 * 输入信号延迟内插(1) 2010-05-12 * 输入信号延迟内插(2) 延迟单元与锁存单元合二为一，结构简化 不胜任高精度测量 锁存时间一般在ns、亚ns量级，不能满足几ps级时间测量的需求 2010-05-12 * 输入信号延迟内插(3) 2010-05-12 * 时钟相位延迟内插和信号延迟内插配合 Cable delay chain 无源RC延迟线内插配合DLL时钟相位延迟内插 2010-05-12 * 无源RC延迟线内插与DLL内插 2010-05-12 * 利用DLL和RC延迟线实现时间内插 2010-05-12 * 无源RC延迟线内插与DLL内插配合实现内插时间测量的一个实例 2010-05-12 * 利用模拟电压和进行时间内插 2010-05-12 * 使用时间内插技术的时幅变换 2010-05-12 * 耦合振荡器方法 * 锁相环技术的应用大致可以分为两大类：第一类是频率源，第二类是用来跟踪输入信号的频率和相位。锁相技术能够得到如此广泛的应用，是因为环路处于锁定状态时不存在剩余频差，因此它可以实现理想的频率控制，完成频率的精确跟踪。同时，锁相环路具有良好的窄带跟踪特性，它等效于一个中心频率随输入信号频率改变的窄带滤波器，可以从受“污染”的信号中提纯时钟信号，从而有效的抑制噪声和干扰。这正是锁相环电路在高速数据采集系统的时钟设计上扮演着重要角色的原因。 锁相环电路是现代电子技术，尤其是通信领域中的一个重要的基本技术。锁相环的一个基本用途是将含有噪声的振荡器放在锁相环路内，使它的相位锁定到一个纯的信号，将振荡器本身的噪声抑制掉，其输出将大大提纯。锁相环的另一个基本用途是恢复淹没在噪声中的信号相位和频率，从而可以对信号进行相干检测。高速数据采集系统中使用的锁相环集中在第一个方面，即利用锁相环电路将系统时钟提纯，从而获得高性能的系统时钟信号。 * 尽管锁相环的设计方法多种多样，但所有的设计都包含了图中的三个基本成分：鉴相器（PD）、低通滤波器（Low Pass Filter）和压控振荡器（Voltage Control Oscillator）。锁相环实质上就是自动相位控制。它的基本功能是跟踪输入信号的相位。这一功能是通过鉴相器产生一个与输入信号和压控振荡器输出信号的相位差成比例的电压而完成的。相位误差电压通过低通滤波器，在那里抑制了噪声和高频信号成分。经滤波后的相位误差电压调制了VCO频率，重新在鉴相器中与输入信号比较，产生的任何误差电压通过环路滤波器，调制了VCO输出频率，直到VCO输出以固定的相位关系锁住输入信号。锁相环通过跟踪信号的相位，频率同步和频率跟踪便获得了。 * 这种技术是一种模拟游标技术的发展，用更方便的有不同单元延迟的延迟线取代了周期略微不同的参考时钟信号。“起始”和“停止”信号分别在两条延迟线中传输。 这种转换器的动态范围非常有限，为达到所需的精度可能需要很长的延迟线。当一个脉冲在延迟线上传输的时候，不能接受新的击中信号，所以两次测量之间存在死时间。这种方案还有一个不足之处，很难控制每条延迟线的单位延时时