四.组合逻辑电路.PPTVIP

根据比较规则，可得到四位数码比较器逻辑式： A=B: AB: A?B: 四位集成电路比较器74LS85 A3 B2 A2 A1 B1 A0 B0 B3 B3 (AB)L (A=B)L (AB)L AB A=B AB GND A0 B0 B1 A1 A2 B2 A3 UCC 低位进位 向高位位进位 (AB)L (A=B)L (AB)L AB A=B AB 例1：七位二进制数比较器。（采用两片85） “1” 必 接 好 （AB）L （AB）L AB A=B AB A1 B1 A0 B0 A3 B3 A2 B2 （A=B）L 74LS85 （AB）L （AB）L AB A=B AB A1 B1 A0 B0 A3 B3 A2 B2 （A=B）L 74LS85 (1) (2) a3 a2 a1 a0 a6 a5 a4 A b3 b2 b1 b0 b6 b5 b4 B 高位片 低位片 例2：设计三个四位数的比较器，可以对A、B、C进行比较，能判断： (1) 三个数是否相等。 (2) 若不相等，A数是最大还是最小。 比较原则： 先将A与B比较，然后A与C比较，若A=B A=C，则A=B=C；若AB AC，则A最大；若AB AC，则A最小。 可以用两片74LS85实现。 A=B=C A最大 A最小 （AB）L （AB）L AB A=B AB C1 C0 C3 C2 （A=B）L （AB）L （AB）L AB A=B AB B1 B0 B3 B2 （A=B）L 1 1 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 2 用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I0?I7，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。 设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图。 真值表 负逻辑： I0 I1 I2 I3 I4 I5 I6 I7 F3 F2 F1 8-3 编码器逻辑图 3 二---十进制编码器 二---十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码。 十个输入 需要几位输出？ 四位 输入：I0? I9 输出：F4 ? F1 列出状态表如下： 逻辑图略 状态表 4.4.3 译码器 译码是编码的逆过程，即将某二进制翻译成电路的某种状态。 一、二进制译码器 二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。 译码器的输入—— 一组二进制代码 译码器的输出—— 一组高低电平信号 A1 A0 2-4线译码器74LS139的内部线路 输入 控制端 输出 74LS139的功能表 “–”表示低电平有效。 74LS139管脚图 一片139种含两个2-4译码器 例：利用线译码器分时将采样数据送入计算机(多路解调器，多路分配器）。 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 00 0 全为1 工作原理：（以A0A1=00为例） 数据 脱离总线 二、显示译码器 二---十 进制编码 显示译码器 显示器件 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。 显示器件：常用的是七段显示器件。 b c d e f g a a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e ?? 七段显示器件的工作原理： 显示译码器： 1 14 74LS49 B C BI D A e a b c d f g Ucc GND 74LS49的管脚图 消隐控制端 74LS49的功能表（简表） 输 入 输 出 显 示 D?A BI a?g 1 0 XXXX 0000000 消隐 8421码 译码 显示字型 完整的功能表请参考相应的参考书。 74LS49与七段显示器件的连接： 74LS49是集电极开路，必须接上拉电阻 b f a c d e g b f a c d e g BI D C B A +5V +5V 4.4.4 数据选择器 从一组数据中选择一路信号进行传输的电路，称为数据选择器。 控制信号 输入信号 输出信号 数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。 A0 A1 D3 D2 D1 D0 W 一位数据选择器：从n个一位数据中选择一个数据。 m位数据选择器：从n个m位