第7章数字系统设计基础(A改)讲述.ppt

第十二章 数字系统设计基础 -- 驱动信号输出及控制器状态指示信号输出 hg=1 when state=t0 else 0; fr=1 when state=t0 or state=t1 else 0; hy=1 when state=t1 else 0; hr=1 when state=t2 or state=t3 else 0; fg=1 when state=t2 else 0; fy=1 when state=t3 else 0; st0 =1 when state=t0 else 0; st1 =1 when state=t1 else 0; st2 =1 when state=t2 else 0; st3 =1 when state=t3 else 0;? end traffic_rtl; -- 模4计数器模块源程序? library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity count4 is port (ck:in std_logic; s:in std_logic; clr:in std_logic; f:out std_logic); end count4; architecture count4_rtl of count4 is begin process (ck,clr) variable int_4: integer range 3 downto 0; begin if clr=1 then int_4:=0; elsif ckevent and ck=1 then if s=1 then int_4:=0; elsif int_4=3 then int_4:=0; else int_4:=int_4+1; end if; end if; if int_4=3 then f=1; else f=0; end if; end process; end count4_rtl; -- 模16计数器模块源程序? library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity count16 is port (ck:in std_logic; s:in std_logic; clr:in std_logic; e:out std_logic); end count16; architecture count16_rtl of count16 is begin process (ck,clr) variable int_16: integer range 15 downto 0; begin if clr=1 then int_16:=0; elsif ckevent and ck=1 then if s=1 then int_16:=0; elsif int_16=15 then int_16:=0; else int_16:=int_16+1; end if; end if; if int_16=15 then e=1; else e=0; end if; end process; end count16_rtl; MAX+plusⅡ仿真结果 TCK=0.1?s 1 5 10 15 0 0 16TCK=1.6?s 4TCK 3 一、系统设计 交通灯管理系统初始结构图 二、逻辑设计和电路设计 2.数据处理器的设计 (1)指示灯驱动电路的设计 (2)定时电路的设计 1.导出ASM图 3.控制器的设计 (1)用每态一个触发器的方法(用SSI) (2)用数据选择器、寄存器、译码器的方法(MSI) 三、物理设计