组合逻辑电路译码器().PPTVIP

3.2 中规模组合逻辑电路 Decoders 译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。 实现译码操作的电路称为译码器。 1.基本二进制编码器 译码二进制数据: 1001 结束 放映 3. 2.1 加法器 3.2.2 数值比较器 3.2.3 编码器 3.2.4 译码器 3.2.5 数据选择器 3.2.6 数据分配器 译码器 一类是将一系列代码转换成与之一一对应的有效信号，称为唯一地址译码器。 另一类是将一种代码转换成另一种代码，称为代码译码器。 码转换器 与门可以作为基本的译码器 X=A3 A2 A1 A0 A0 A1 A2 A3 1 1 1. 二进制译码器一般原理图： 设二进制译码器的输入端为n个，则输出端为2n个， 且对应于输入代码的每一种状态，2n个输出中只有 一个为1（或为0），其余全为0（或为1）。 二进制译码器 可以译出输入 变量的全部状 态，故又称为 变量译码器。 设计 2 线— 4线译码器 （输出低电平有效） A1 A0 Y1 Y3 Y0 Y2 真值表 Y2 A1 A0 Y1 Y3 0 0 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 Y0 Y0 画关于 的卡诺图 A1 A0 0 1 1 1 1 1 0 0 Y0=A1 + A0 =A1A0 写出关于 的逻辑式 Y0 1 1 Y0 Y2 Y1 Y3 A1 A0 74LS139 同理写出其他输出量的逻辑式 Y0=A1 + A0 =A1A0 Y1=A1 + A0 =A1A0 Y2=A1 + A0 =A1A0 Y3=A1 + A0 =A1A0 3位二进制译码器 输入：3位二进制代码 输出：8个互斥的信号（高电平有效） 逻辑表达式 逻辑图 电路特点：与门组成的阵列 1、74138集成译码器 集成电路译码器 74LS138译码器的逻辑符号 ◆在S1=1， =0时，输出信号 才取决于输入信号A2、 A1、 A0的组合。 ◆ 当S1=0时，无论其他输入信号是什么，输出都是高电平，即无效信号。 ◆ 为高电平时，输出也都是无效信号。 三点说明： 真值表 输入：自然二进制码 输出：低电平有效 输入：自然二进制码 输出：低电平有效 表达式： 1、74138集成译码器 74LS138的级联 二—十进制译码器 将4位二—十进制代码翻译成1位十进制数字的电路就是二—十进制译码器，又称为BCD—十进制译码器。 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 无 效 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 1 2 3 4 5 6 7 8 9 A3A2A1A0 输 出 输 入 数字 74LS42译码器功能表 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 由功能表可知，该译码器有4个输入端A3A2A1A0，并且按8421BCD编