译码器设计应用.PPTVIP

《CPLD/FPGA的应用》 第1章 译码器设计应用 国家示范性高职院校建设项目成果中国电子教育学会推荐教材全国高职高专院校规划教材 ● 精品与示范系列 省级精品课配套教材 EDA技术应用对象-可编程逻辑器件 ASIC的设计和实现 1. 大规模可编程逻辑器件(CPLD/FPGA) 2. 半定制或全定制ASIC （专用集成电路） 门阵列ASIC 标准单元ASIC 全定制芯片 3. 混合ASIC EDA技术应用语言- VHDL VHDL、Verilog HDL、ABEL、AHDL、SystemVerilog 、SystemC等 HDL VHDL--VHSIC(Very High Speed Integrated Circuit)Hardware Description Language VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。 VHDL具有与具体硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，并在语言易读性和层次化结构化设计方面，表现了强大的生命力和应用潜力。 EDA技术应用语言--开发流程 1 设计输入 1. 图形输入 状态图输入 波形图输入 原理图输入 2. 硬件描述语言文本输入 将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。 EDA技术应用语言--开发流程 2 综合 将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配而成的过程。 是文字描述和硬件实现的一个桥梁。 自然语言综合 自然语言表述 VHDL语言算法表述 行为综合 算法表述 寄存器传输级表述 逻辑综合 RTL级表述 逻辑门(触发器)表述 结构综合 FPGA的配置网表文件 版图综合 逻辑门表述 版图表述(ASIC设计) EDA技术应用语言--开发流程 3 适配（布线布局） 适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件必须属于原综合器指定的目标器件系列。 4 仿真 在编程下载前必须利用EDA工具对适配生成的结果进行模拟测试 仿真 时序仿真 功能仿真 EDA技术应用语言--开发流程 1.1 EDA技术概论 EDA Electronic Design Automation 电子学 设计 自动化 EDA技术就是依靠计算机，在EDA工具软件平台上，用硬件描述语言对电路逻辑功能进行描述，开发系统自动完成逻辑编译、逻辑简化、逻辑分割、逻辑综合、结构综合、逻辑优化和仿真测试，最终实现电子电路系统功能。 EDA技术发展阶段 21世纪后 ▲在FPGA上实现DSP应用 20世纪70年代 MOS工艺已得到广泛的应用 20世纪80年代 集成电路设计进入了CMOS(互补场效应管)时代 20世纪90年代 EDA技术推向成熟和实用 ▲在一片FPGA中实现一个完备的嵌入式系统 ▲ EDA软件不断推出 ▲ EDA使得电子领域各学科的界限更加模糊，更加互为包容 ▲基于EDA的用于ASIC设计的标准单元已涵盖大规模电子系统及复杂IP核模块 ▲软硬IP(Intellectual Property)核广泛应用 ▲ SoC高效低成本设计技术的成熟 ▲系统级、行为验证级硬件描述语言的出现，使复杂电子系统的设计和验证趋于简单 1.1.1 EDA技术发展历史 1.1.2. EDA技术特点 与手工设计相比EDA技术有如下特点： （1）采用自顶向下设计方案 （2）应用硬件描述语言（HDL）描述设计 （3）能够自动完成仿真和测试 （4）开发技术的标准化和规范化 （5）对工程技术人员的硬件知识和经验要求低 1. 可编程逻辑器件发展趋势 （1）向高密度、高速度、宽频带方向发展 （2）向在系统可编程方向发展 （3）向可预测延时方向发展 （4）向混合可编程技术方向发展 （5）向低电压、低功耗方面发展 1.1.3 EDA技术发展趋势 2 . 开发工具的发展趋势 （1）具有混合信号处理能力 （2）高效的仿真工具 （3）理想的逻辑综合、优化工具 3. 系统描述方式的发展趋势 （1）描述方式简便化 （2）描述方式高效化和统一化 EDA的优势 手工设计方法 ●复杂电路的设计、调试十分困难； ●无法进行硬件系统仿真，若某一过程存在错误，查找和修改十分不便