课课程设计,led译码显示器.PPTVIP

编码器 2 译码器和数字显示 CT74LS139型译码器 CT74LS139型译码器 二-十进制显示译码器 设计一 组合逻辑３-８译码器的设计 一、设计目的： 1、掌握组合逻辑电路的原理图输入设计方法。 2、掌握Max+PlusII软件的基本操作与应用。 3、了解可编程器件的设计过程。 二、设计步骤： （一）设计输入： （二）电路的编译与适配 （三）电路仿真与时序分析 （四）管脚的重新分配与定位： （五）器件下载编程 组合逻辑３-８译码器的设计 * 把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。 n 位二进制代码有 2n 种组合，可以表示 2n 个信息； 前一页 后一页 返回 二进制编码器 将输入信号编成二进制代码的电路。 2n个 n位 编码器 二进制代码 高低电平信号 前一页 后一页 返回 译码是编码的反过程，它是将代码的组合 译成一个特定的输出信号。 二进制译码器 8个 3位 译码器 二进制代码 高低电平信号 前一页 后一页 返回 输 入 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 输 出 状 态 表 例：三位二进制译码器（输出高电平有效） 前一页 后一页 返回 写出逻辑表达式 Y0=A B C Y1=A B C Y7=A B C Y2=A B C Y3=A B C Y4=A BC Y6=A B C Y5=A B C 前一页 后一页 返回 1 1 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 0 1 1 1 0 0 1 0 0 0 0 0 0 0 逻辑图 前一页 后一页 返回 例：利用译码器分时将采样数据送入计算机 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 译码器工作，输出低电平有效。 前一页 后一页 返回 00 0 工作原理：（以A0A1= 00为例） 数据 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 前一页 后一页 译码器工作，输出低电平有效。 脱离总线 全为“1” 返回 前一页 后一页 引线排列图 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS139 双 2/4 线译码器 A0、A1是输入端 Y0~Y2是输出端 S 是使能端 返回 前一页 后一页 双 2/4 线译码器 A0、A1是输入端 Y0~Y2是输出端 S 是使能端 输 入 输 出 S A0 A1 Y0 1 1 0 0 0 0 0 1 1 0 0 1 1 0 1 1 1 0 139功能表 ? ? Y1 Y2 Y3 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 S = 0时译码器工作 输出低电平有效 返回 在数字电路中，常常需要把运算结果用 十进制显示出来，这就要用显示译码器。 二 十进制代码 译码器 驱动器 显示器 前一页 后一页 返回 。 。 。 。 。 。 。 . a b c d e f g 共阴极接