第六部分可编程逻辑器件讲述.ppt

第八章 可编程逻辑器件 8.1 概述 8.2 低密度PLD 二、PLA 三、PAL 四、GAL 3、OLMC的5种工作模式 （2）专用组合输出 （3）反馈组合输出 （4）时序电路中组合输出模块 （5）寄存器输出模块 8.3、高密度PLD： 二、EPLD原理：以MAX7000E/S系列为例 8.3.2 FPGA 二、FPGA原理：以FLEX 10K系列为例 * 一、数字系统的设计方法 1.传统的数字系统设计方法 A 、采用通用的集成电路（固定功能）： 例74系列、CC4000系列。 B、基于电路板级设计。 缺点：搭成的系统所需的芯片种类多、 数量大、体积大、可靠性差。 （1）设计流程 （2）特点 2.基于芯片的设计方法 A 、采用可编程器件 B、设计芯片： 定义可编程器件的内部逻辑和 外部管脚（将原来由电路板设计的 大部分工件放在芯片设计中进行）。 C、优点： 设计灵活，减轻电路图和电路板设计 的工作量和难度。 减少芯片数量，缩小体积，降低功耗。 （1）设计流程 （2）特点 提高系统的可靠性。 二、可编程的分类： 三、“与”、“或”可编程阵列的概念 以一个简单的PLA为例，实现下列逻辑函数： 说明： PLA由可编程“与阵列”和“或阵 列”组成，出厂时：P1=0,P2=0； Q1=0,Q2=0 2.由“与阵列”产生逻辑函数的所需 的与项（反熔丝编程，将“与阵列” 中打 “×”熔丝烧断）： 3.由“或阵列”将所需与项相或， 产生逻辑函数（将“或阵列”中 打 “×”熔丝烧断） 4.注意：编程方式很多，熔丝编 程只是其中一种 四、PLD电路符号 一、PROM 属可编程器件，因大多数情况作存贮程序和数据用，常类归到存贮器。 1、结构图--可编程画法 “与阵列”固定：产生 n位输入变量（n位地址）的2n个最小项。 ??“或”阵列”可编程。 2、实现逻辑函数的方法 最小项之和，即： 3、特点： 全逻辑（因为”与阵列”包含输入 信 号各种组合。） 集成电路规模大 1、可编程 “与阵列”的必要性 ?例： PROM“与阵列”包含输入信号各种组合，即产生输入变量的所有最小项，但实际上是没有必要的？ ????若“与” 阵列可编程，我们可以对F进行化简，化简后为： F（A、B、C、D）=AB+CD ??? 用PROM实需7个乘积项。 ??? ?若“与” 阵列可编程，只需2个乘积项，可大大减少集成电路规模。 “与阵列”、 “或阵列” 都可编程 2、结构图 3、特点 ? 优点： 比PROM减少 集成电路规模，设计灵活；基本上可做到“全逻辑” ?缺点： “与阵列”、“或阵列”均需编程,缺少支撑软件和编程工具。 4、 结论 PLA器件并不实用 “与阵列” 可编程 ，“或阵列”固定 2、基本思想： 实际上，绝大多数逻辑函数的积项是有限的（较少的），若“与”阵列可编程，“或”阵列固定的（例4个积项之和）：一个“与”“或”阵列可实现绝大多数逻辑函数。 少量积项较多的逻辑函数可用两个或多个“与--或”结构实现（但要增加时延）。 PAL、GAL采用这种思想，所以 PAL，GAL非“全逻辑”器件。 1、基本结构图： 注：专用输出结构 3、PAL输出电路结构 为了扩展电路的功能并增加使用的灵活性，PAL器件采用多种输出结构。 （1）输出电路的类型： 专用输出结构：上面介绍的基本结构中的输出即为“专用输出结构”形式 可编程输入/输出结构 寄存器输出结构 异或输出结构 运算选通反馈结构 （2）可编程输入/输出结构 说明 对于I/O1,当I1=I2=1时， C1=1，处于输出状态 对于I/O2, C2=0， G2处于高阻态， I/O2当输入用。 （3）寄存器输出结构：实现时序逻辑 说明： 实现时序逻辑电路方法 触发器输出必须 反馈至“与阵列” 时序电路的输出电路 由另外的专用输出结 构的“与或” 阵列实现。 4、PAL器件结构示例： （3）电路组成： 8个专用输入 4个I/O 每个“与或阵列”产生8个与项，其中7个与项作为或阵列的输入，另外一个与项作为输入/输出 控制。 4 个寄存器输出 CLK输入 OE 输入 （1）型号： PAL16R4 （2）逻辑图： 5、 PAL器件特点 （1）PAL优点： 可实现组合逻辑电路和时序逻辑电路，便于数字电路的研制工作和小批量生产。 （2）PAL缺点： 输出电结构的类型繁多，设计不便。 只