80C51中断系统的结构.docxVIP

一、80C51中断系统的结构?80C51的中断系统有5个中断源（8052有?6个）?，2个优先级，可实现二级中断嵌套?。?1、（P3.2）可由IT0(TCON.0)选择其为低电平有效还是下降沿有效。当CPU检测到P3.2引脚上出现有效的中断信号时，中断标志IE0(TCON.1)置1，向CPU申请中断。?2、(P3.3）可由IT1(TCON.2)选择其为低电平有效还是下降沿有效。当CPU检测到P3.3引脚上出现有效的中断信号时，中断标志IE1(TCON.3)置1,向CPU申请中断。?3、TF0（TCON.5），片内定时/计数器T0溢出中断请求标志。当定时/计数器T0发生溢出时，置位TF0，并向CPU申请中断。?4、TF1（TCON.7），片内定时/计数器T1溢出中断请求标志。当定时/计数器T1发生溢出时，置位TF1，并向CPU申请中断。?5、RI（SCON.0）或TI（SCON.1），串行口中断请求标志。当串行口接收完一帧串行数据时置位RI或当串行口发送完一帧串行数据时置位TI，向CPU申请中断。???二、中断请求标志?1、TCON的中断标志?2、SCON的中断标志?RI（SCON.0），串行口接收中断标志位。当允许串行口接收数据时，每接收完一个串行帧，由硬件置位RI。注意，RI必须由软件清除。???TI（SCON.1），串行口发送中断标志位。当CPU将一个发送数据写入串行口发送缓冲器时，就启动了发送过程。每发送完一个串行帧，由硬件置位TI。CPU响应中断时，不能自动清除TI，TI必须由软件清除。???????3.1.3??80C51中断的控制??一、中断允许控制?CPU对中断系统所有中断以及某个中断源的开放和屏蔽是由中断允许寄存器IE控制的。EX0(IE.0)，外部中断0允许位；?ET0(IE.1)，定时/计数器T0中断允许位；????EX1(IE.2)，外部中断0允许位；?ET1(IE.3)，定时/计数器T1中断允许位；???ES（IE.4)，串行口中断允许位；?EA?(IE.7)，?CPU中断允许（总允许）位。二、中断优先级控制?????????80C51单片机有两个中断优先级，即可实现二级中断服务嵌套。每个中断源的中断优先级都是由中断优先级寄存器IP中的相应位的状态来规定的?。PX0（IP.0），外部中断0优先级设定位；???PT0（IP.1），定时/计数器T0优先级设定位；???PX1（IP.2），外部中断0优先级设定位；???PT1（IP.3），定时/计数器T1优先级设定位；???PS?（IP.4），串行口优先级设定位；?PT2?(IP.5)?，定时/计数器T2优先级设定位。?而80C52单片机有四个中断优先级，即可实现四级中断服务嵌套。每个中断源的中断优先级由中断优先级寄存器IP和IPH中的相应位的状态来规定的?。PX0（IPH.0），外部中断0优先级设定位；???PT0（IPH.1），定时/计数器T0优先级设定位；???PX1（IPH.2），外部中断0优先级设定位；???PT1（IPH.3），定时/计数器T1优先级设定位；??PS??（IPH.4），串行口优先级设定位；?PT2??(IPH.5)????，定时/计数器T2优先级设定位。?同一优先级中的中断申请不止一个时，则有中断优先权排队问题。同一优先级的中断优先权排队，由中断系统硬件确定的自然优先级形成，其排列如所示：举例：设置52单片机的4个中断源,使他们的优顺序为T1,INT1,INT0,T0.?IPH?=?0X08;?PT1?=?1;??IP???=?0X40;?PX1?=?1;?3.2?80C51单片机中断处理过程??3.2.1??中断响应条件和时间??中断响应条件????中断源有中断请求；????此中断源的中断允许位为1；??CPU开中断（即EA=1）。?以上三条同时满足时，CPU才有可能响应中断。3.3?80C51的定时/计数器??3.3.1?定时/计数器的结构和工作原理??一、定时/计数器的结构??定时/计数器的实质是加1计数器（16位），由高8位和低8位两个寄存器组成。TMOD是定时/计数器的工作方式寄存器，确定工作方式和功能；TCON是控制寄存器，控制T0、T1的启动和停止及设置溢出标志。设置为定时器模式时，加1计数器是对内部机器周期计数（1个机器周期等于12个振荡周期，即计数频率为晶振频率的1/12）。计数值N乘以机器周期Tcy就是定时时间t?。?设置为计数器模式时，外部事件计数脉冲由T0或T1引脚输入到计数器。在每个机器周期的S5P2期间采样T0、T1引脚电平。当某周期采样到一高电平输入，而下一周期又采样到一低电平时，则计数器加1，更新的计数值在下一个机器周期的S3P1期间装入计数器。由于检测一个从1到0的下降沿需要2个机器周期，因此要求被