PROM的设计修订功能.docVIP

利用 Platform Flash PROM 实现多重启动功能 2007-09-12 11:19:34 作者：Jameel Hussein 来源:赛灵思公司 关键字： 动态 配置 时钟 周期 提要 一些应用利用 Xilinx FPGA 在每次启动时可改变配置的能力，根据所需来改变 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的设计修订 (Design Revisioning) 功能，允许用户在单个PROM 中将多种配置存储为不同的修订版本，从而简化了 FPGA 配置更改。在 FPGA 内部加入少量的逻辑，用户就能在 PROM 中存储的多达四个不同的修订版本之间进行动态切换。多重启动或从多个设计修订进行动态重新配置的能力，与 Spartan-3E FPGA 和第三方并行 flash PROM 一起使用时所提供的 MultiBoot 选项相似。 本应用指南将进一步说明 Platform Flash PROM 如何提供附加选项来增强配置失败时的安全性，以及如何减少引脚数量和板面积。此外，Platform Flash PROM 还为用户提供其他优势：iMPACT 编程支持、单一供应商解决方案、低成本板设计和更快速的配置加载。 本应用指南还详细地介绍了一个包含 VHDL 源代码的参考设计。 简介 与 FPGA 少量的内部逻辑结合，Platform Flash PROM 可方便地支持需要动态选择多种 FPGA配置或修订版本（即多重启动）的应用。利用 Xilinx Platform Flash 的　设计修订功能和 FPGA少量的内部逻辑，即可实现多重启动。该示例为需要多重启动功能的应用，此时 FPGA 需要同时支持一般功能和诊断功能（图1）。在这种情况下，FPGA 使用诊断应用启动以进行板级测试。如果测试成功，FPGA 就通过第二个包含正常工作所需的一般功能配置镜像的比特流触发重配置。一般的 FPGA 应用设计用于进行重配置，以便随时按需重新加载诊断应用。 图1 所示的示例中，默认配置作为修订版本 1 而存储到 PROM 中。此默认配置在系统复位时加载。当多重启动被触发时，FPGA 将使用存储在 PROM 中的配置镜像（修订版本 0）来自动重配置。 注： Revision Select[1:0] 输入有一个 50KΩ 的内部上拉电阻接到 VCCO，在引脚未被驱动时，向器件提供逻辑 1。 作为修订版本 1 存储的默认配置可包含一个“最佳”或“失效安全型”配置镜像，可用于与外界进行通信，检查是否存在更新的配置镜像。如果存在更新的配置镜像，并且能够通过验证，那么最佳配置会触发重配置来加载新的镜像。 注： 用户能够选择使用存储在多达 4 个修订版本位置的任意一个配置镜像，来重配置 FPGA。 设计修订设计修订允许用户在单个 PROM 或多个级联的 PROM 中存储多达 4 个不同的配置镜像（图2）。与动态重配置结合，Platform Flash PROM 的设计修订能力就能创建多重启动应用。 利用设计修订，每个配置镜像都被存储到一个特定的修订版本位置（0 到 3），并且都能得到串行和并行输出模式下的 8/16/32 Mbit XCFxxP Platform Flash PROM 的支持。利用 iMPACT 软件能够创建 PROM 编程文件和修订版本信息文件 (.cfi)。稍后需要使用此 .cfi 文件实现设计修订编程功能（详情请参见 Xilinx ISE 8 软件手册）。 在使用一系列配置镜像对 Platform Flash PROM 进行编程后，可以通过外部 REV_SEL[1:0] 引脚或内部可编程设计修订控制位，来选择一个存储在特定版本位置的配置镜像。 EN_EXT_SEL 引脚决定是使用外部引脚还是内部控制位来选择设计修订版本。当 EN_EXT_SEL 为低电平时，通过外部修订版本选择引脚 REV_SEL[1:0] 来选择使用哪个修订版本。当 EN_EXT_SEL 为高电平时，则通过内部可编程的修订版本选择控制位来选择相应的修订版本。 注： 对于本应用指南的与参考设计， EN_EXT_SEL 须置为低电平。 上电时，由配置 PROM 的内部逻辑对设计修订版本选择输入（引脚或控制位）进行采样。上电结束后，当 CE 置为低电平（启用 PROM 输入），则在 CF 脉冲的上升沿，将再次对设计修订版本选择输入进行采样。在此参考设计中， CE 接地，用户将利用 FPGA 上的一个 I/O 来控制 CF，请参见第 5 页“参考设计”。选中的设计修订版本的数据会出现在 FPGA 配置接口上。此接口可以是 8 位 SelecMAP