4、时钟与看门狗课案.ppt

第四讲 时钟与看门狗介绍 1、TMS320F28335内部时钟 2、TMS320F28335外设时钟 3、TMS320F28335看门狗 4、相关寄存器介绍 CPU控制器的主频是CPU的一个极其重要的性能指标，决定着CPU处理一条基本指令所花费的世间最宝贵的资源—时间的多少。主频由时钟信号产生，时钟信号对于数字信息世界来讲，就像上帝，也像我们的人类的脉搏，它是所有运算与处理的源头。 时钟源与锁相环电路： 时钟信号自然是由时钟信号的源头（简称时钟源）产生，从28335内部的电路原理图中(如图所示)，我们可以看到F28335的时钟源有两种： 一、采用外部振荡器为时钟源头（简称外部时钟），是在XCLKIN引脚提供一定频率的时钟信号，也可以通过复用的X1引脚接入，也就是说是由其它数字系统或外部振荡器引入； 二、采用F28335内部振荡器作为时钟源（简称内部时钟），在X1与X2之间连接一个晶体，就可以产生时钟源。 * * * 主要内容 TMS320F28335内部时钟 外部时钟源信号接入的方法有两种，分别针对的是电压为3.3V的外部时钟和1.9V的外部时钟。 外部时钟源接入方法1：如图所示，3.3V外部时钟源信号直接接入XCLKIN引脚，X1引脚接地，X2引脚悬空不接，系统内高电平不能超过VDDIO，就是3.3V。 外部时钟源信号接入方法2：如图所示，1.9V的外部时钟源信号直接接入X1引脚，XCLKIN引脚接地，X2引脚悬空不接，系统内高电平不超过VDD，就是1.9V。 内部时钟源信号接法是我们更常用的接法，如图4.4所示，XCLKIN引脚置地，X1,X2引脚之间直接接入晶振。 TMS320F28335内部时钟 锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL，可以控制晶振使其相对于参考信号保持恒定相位的电路，使用比较广泛。在数字通信系统中通常用来进行信号调制、在频率合成电路中，来产生特定频率的信号、数据采集电路中用来进行信号的同步。 TMS320F28335内部时钟 锁相环由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器（VCO）的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率fo拉向环路输入信号频率fi ，当二者相等时，环路被锁定 ，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。 30M的OSCCLK信号经锁相环倍频后，倍频倍数通过寄存器PLLCR进行设置，设置为10，为300M的VCOCLK时钟信号，F28335的时钟频率为150M，所以给CPU核的时候，还要进行一次二分频，分频通过PLLSTS进行设置。至此产生了F28335的150M的时钟信号。 锁相环模块除了为C28X内核提供时钟外，还通过系统时钟输出提供快速和慢速2种外设时钟。如果使能内部PLL电路，那么可以通过控制寄存器PLLCR软件设置系统的工作频率。但是要注意，在通过软件改变工作频率时，必须等待系统时钟稳定后才可以继续完成其他操作。除此之外，每种外设的时钟源都可以通过软件进行使能或者禁止。在具体应用中，为了降低系统功耗，不使用的外设最好将其外设时钟禁止。外设时钟包括快速外设和慢速外设两种。分别通过HISPCP和LOSPCP寄存器进行设置。 通过下图中可以看到，C28X内核时钟输出，通过LOSPCP低速时钟寄存器设置预分频，成低速时钟信号LSPCLK,SPI,I2C,MCBSP这些串口通信都是使用的低速时钟信号。通过HISPCP高速时钟寄存器设置预分频，成高速时钟信号HSPCLK,AD模块采用的是高速时钟信号，方便灵活设置AD采样率。通过1/2分频给了eCAN模块。直接输出给了系统控制寄存器模块、DMA模块、EPWM模块、ECAP模块、EQEP模块这些高速外设模块。当然这些外设基本都有自己的预定标时钟设置寄存器，如果预定标寄存器值为0的话，那么LSPCLK等时钟信号就成为了外设实际使用时钟信号。当然要使用这些信号需要在外设时钟寄存器PCLKCR中设置该对应外设使能。 TMS320F28335外设时钟 TMS320F28335外设时钟 TMS320F28335看门狗 意外难免会发生，部分意外发生的时候，系统程序跑飞或进入死循环，系统需要有一定自恢复的功能，这就需要看门狗。意外有很多，如强电类控制电路来说，最让人头疼的就是琢磨不透，抓不着的EMI干扰，以及电源设计，对于软件而言有内存泄漏、程序健壮性等问题。看门狗，又叫