07-第七章-集成电路设的EDA系统课案.ppt

;IC设计基础 高级语言： C语言或C++语言 嵌入式操作系统：LINUX 或Andral 硬件描述语言 VHDL Verilog HDL 汇编语言 单片机汇编语言;创意设计输入与验证 电路图输入与仿真工具 电路图输入：Protel、Power PC、 Allegro Layout Plus 模拟电路输入和仿真：OrCAD、Spectre、P-Spice 数字电路仿真ModelSim 、VCS FPGA设计与验证平台工具 Altera FPGA平台工具：Quartus II Xilinx FPGA平台工具 ：ISE 仿真验证工具： ModelSim ;专用集成电路ASIC芯片设计与验证平台工具 基于UNIX或LINUX系统（服务器） 标准单元和全定制设计(数字集成电路设计平台)：Synopsys 全定制设计和标准单元（模拟集成电路设计平台）：Cadence 后端版图设计平台：Mentor （Calibre版图验证) 基于PC机的ASIC芯片设计平台 标准单元和全定制设计：Tanner ;;集成电路设计方法的变革;集成电路设计自动化的各个阶段;70年代的第一代EDA系统（CAD）; 80年代的第二代EDA系统确（CAE）;特点（续） 引入了版图与电路之间的一致性检查(1ayout versus schematic)工具。可对版图进行版图参数提取(LPE)得到相应的电路图，并将此电路图与设计所依据的原电路图进行比较，从而可发现设计是否有错。 将LPE得到的版图寄生参数引入电路图，作一次电路模拟(“后模拟”)，以进一步检查电路的时序关系和速度(引入寄生参数后)是否仍符合原设计要求。 尽管这些功能的引入保证了投片的一次成功率，但是一致性检查和“后模拟”仍是在设计的最后阶段才加以实施的，因而如果一旦发现错误，还需修改版图或修改电路，仍需付出相当的代价(当然可避免投片的损失)。 ;90年代的第三代EDA系统（EDA） ;特点（续） 硬件描述语言的优点极其突出。如对一个32位的加法器，利用图形输入软件需要输入500至1000个门，工件量庞大；而利用HDL语言只需书写一行AG＝B+C”即可。此外HDL语言的可读性强，易于修改和发现错误。 高层次设计阶段是与具体生产技术无关的，即与工艺无关(technology independent)。一个HDL原码可以通过逻辑综合工具综合为一个现场可编程门阵列，即FPGA电路，也可综合成某一工艺所支持的专用集成电路，即ASIC电路。HDL原码对于FPGA和ASIC是完全一样的，仅需更换不同的库重新进行综合。 由于工艺技术的进步，需要采用更先进的工艺时，如从1um技术改为采用0.8um技术时，也可利用原来所书写的HDL原码。 由于采用了高层次设计自动化，可使设计者在正式投片以前多次改换电路的结构，从而选出最佳方案。 ;设计系统的结构框架 ;主要特点： 统一的数据库 数据库中存储了所有的、各种设计视窗信息。包括网表(netlist)、原理图(schematic)、符号图(symbolic)、掩膜图(mask layout)、行为描述(behavior)、模拟结果(simulation)以及各种文档(documentation)等。 由于各个设计视窗的数据形式和结构有很大的差异，数据库要确定每一设计视窗的设计数据与另一设计视窗的设计数据之间的关系，并提供对所有工具都有用的中间结果。各个工具可直接向数据库写入或从数据库中读出数据，消除了各工具在转换过程中所产生的数据出错现象。 结构的开放性 新一代EDA系统的结构框架具有一定的开放性。通过一种特定的编程语言作为界面可访问统一数据库。同时在此结构框架中可嵌入第三者所开发的设计软件。;主要特点（续） 操作的协同性 利用对所有工具都有用的中间结果，可在多窗口的环境下同时运行多个工具。 例如，当版图编辑器完成了一个多边形的设计，该多边形就被存入数据库，被存入的信息对版图设计规则检查器同样有效。 在版图编辑的过程中交替地进行版图设计规则检查。这样就可在设计过程中寻找错误，而不再是等到设计完成后再进行设计规则检查，避免整个设计过程的反复。 当在逻辑窗口中对该逻辑图的某一节点进行检查时，在版图窗口可同时看到该节点所对应的版图区域。这种协同操作的并行设计环境使设计者能同时访问设计过程中的多种信息，并分享设计数据 。 系统的可移植性 整个软件系统可安装到不同的硬件平台上(platform)。可组成一个由不同型号工作站(workstation)所组成的设计系统而共享同一设计数据。 可由低价的个人计算机PC和高性能的工件站共同组成一个系统。 ;;EDA设计工具;EDA设计工具平台;电子设计标准化;CFI框架—EDA文件生成流程;电子设计功能分解;电子设计功能分解;电子设计功能