计算机组成原理第5章存储系统和结构讲述.ppt

* 多体交叉访问存储器 图5-26 多体交叉访问存储器 * 模4交叉编址 模块号 地址编址序列 对应二进制地址的最低两位 M0 0，4，8，12，…，4i+0，… 00 M1 1，5，9，13，…，4i+1，… 01 M2 2，6，10，14，…，4i+2，… 10 M3 3，7，11，15，…，4i+3，… 11 * 主存速度的提高始终跟不上CPU的发展。据统计，CPU的速度平均每年提高60%，而组成主存的DRAM的速度平均每年只改进7%。由SRAM组成的高速缓冲存储器的运行速度则接近甚至等于CPU的速度。 5.7 高速缓冲存储器 * 常规的主存是单体单字存储器，只包含一个存储体。在高速的计算机中，普遍采用并行主存系统，即在一个存取周期内可以并行读出多个字，以解决CPU与主存之间的速度匹配问题。 多个并行工作的存储器共有一套地址寄存器和译码电路，按同一地址并行地访问各自的对应单元。例如：CPU送出地址A，则n个存储器中的所有A单元同时被选中。假设每个存储器的字长为w位，则同时访问n×w位称为单体多字系统。 5.7.1 高速缓存工作原理 * 程序的局部性有两个方面的含义：时间局部性和空间局部性。时间局部性是指如果一个存储单元被访问，则可能该单元会很快被再次访问。这是因为程序存在着循环。空间局部性是指如果一个存储单元被访问，则该单元邻近的单元也可能很快被访问。这是因为程序中大部分指令是顺序存储、顺序执行的，数据一般也是以向量、数组、树、表等形式簇聚地存储在一起的。 高速缓冲技术就是利用程序的局部性原理，把程序中正在使用的部分存放在一个高速的容量较小的Cache中，使CPU的访存操作大多数针对Cache进行，从而使程序的执行速度大大提高。 1.程序的局部性原理 * Cache和主存都被分成若干个大小相等的块，每块由若干字节组成。由于Cache的容量远小于主存的容量，所以Cache中的块数要远少于主存中的块数，它保存的信息只是主存中最急需执行的若干块的副本。用主存地址的块号字段访问Cache标记，并将取出的标记和主存地址的标记字段相比较。若相等，说明访问Cache有效，称Cache命中；若不相等，说明访问Cache无效，称Cache不命中或失效。 2.Cache的基本结构 * Cache的基本结构 图5-28 Cache的基本结构 * 1.Cache的读操作 当CPU发出读请求时，如果Cache命中，就直接对Cache进行读操作，与主存无关；如果Cache不命中，则仍需访问主存，并把该块信息一次从主存调入Cache内。若此时Cache已满，则须根据某种替换算法，用这个块替换掉Cache中原来的某块信息。 5.7.2 Cache的读写操作 * 由于Cache中保存的只是主存的部分副本，这些副本与主存中的内容能否保持一致，是Cache能否可靠工作的一个关键问题。当CPU发出写请求时，如果Cache命中，有可能会遇到Cache与主存中的内容不一致的问题。处理的方法有：写直达法和写回法。 如果写Cache不命中，就直接把信息写入主存，并有两种处理方法：不按写分配法和按写分配法。 ? 2.Cache的写操作 * 1.全相联映像 全相联映像就是让主存中任何一个块均可以映像装入到Cache中任何一个块的位置上。全相联映像方式比较灵活，Cache的块冲突概率最低、空间利用率最高，但是地址变换速度慢，而且成本高，实现起来比较困难。 5.7.3 地址映象 * 全相联映像 图5-29(a) 全相联映像 * 直接映像是指主存中的每一个块只能被放置到Cache中惟一的一个指定位置，若这个位置已有内容，则产生块冲突，原来的块将无条件地被替换出去。直接映像方式是最简单的地址映象方式，成本低，易实现，地址变换速度快，而且不涉及其它两种映像方式中的替换算法问题。但这种方式不够灵活，Cache的块冲突概率最高、空间利用率最低。 2.直接映像 * 直接映像 图5-29(b) 直接映像 * 组相联映像将主存空间按Cache大小等分成区后，再将Cache空间和主存空间中的每一区都等分成大小相同的组。让主存各区中某组中的任何一块，均可直接映像装入Cache中对应组的任何一块位置上，即组间采取直接映像，而组内采取全相联映像。 组相联映像实际上是全相联映像和直接映像的折衷方案，所以其优点和缺点介于全相联和直接映像方式的优缺点之间。 3.组相联映