计算机组成原理讲述.ppt

直接存储器存取(DMA)方式 基本概念 DMA是在专门的硬件（DMA接口卡）控制下，实现高速I/O设备与主存储器之间成批交换数据的输入/输出操作方式。 工作方式 独占总线方式：从传送第一个字开始直到这批数据传输完成的整个过程，DMA都把住总线不放，使总线只为本DMA使用。其缺点是CPU和其他DMA等bus masters都要停止运行，会影响系统运行效率。 周期挪用方式：在DMA占用总线周期传送一个字的期间，如果CPU在此期间并不使用总线，它就继续执行指令，二者均可运行，互不干涉，若CPU也要使用总线，则发生了争用总线的矛盾，此时CPU要让出一个总线周期先给DMA使用，然后自己才能得到总线使用权并继续运行。 DMA 与 CPU 交替访问主存方式。 DMA控制器（DMA卡） DMA卡是插接在总线插槽上的一块逻辑线路板，它的一端通过总线与计算机主存储器连接，另外一端通过电缆与高速设备连接。 与一般接口卡不同的是，DMA可以变化自己的角色，当CPU对它进行读写时，CPU是 bus master，DMA是bus slave，当DMA控制高速设备与主存交换数据时，DMA是bus master。 DMA卡通常包括一般通用可编程接口卡的全部组成部分，例如设备识别逻辑，控制/状态逻辑，数据缓冲电路，中断机构等，又要多出其他几个组成部分，例如主存地址计数器，数据数量计数器，DMA请求线路等。 DMA控制器组成部分介绍 主存地址计数器，存放读写主存用到的主存地址，一批数据传送开始前，由CPU写入其初值，以后每传送一个字，该地址计数器加１,使其指向下一个主存单元。 数据数量计数器，存放传送数据的数量，由CPU写入其初值，以后每传送一个字，该计数器减１，当计数到０时，表示这批数据传送完毕，此时DMA应向CPU发中断请求信号。 DMA的控制/状态逻辑，由控制和状态等逻辑电路组成，用于修改主存地址计数器和数据数量计数器，指定传送功能（输入还是输出）,协调CPU和DMA信号的配合与同步。 DMA控制器组成部分介绍 DMA请求线路，接收并记忆设备送来的请求数据传送的 DMA请求信号，然后向CPU 发出总线占用请求信号，CPU接到这一请求信号并响应后，送回回答信号，DMA的控制/状态逻辑接到这一回答信号，就取得了总线的使用权，启动数据传送。 数据缓冲寄存器，用于存放高速设备与主存之间交换的数据，也有的 DMA卡上不设置数据缓冲寄存器，而由送出数据的一方，在指定的时刻直接把数据放到数据总线上。 中断机构，与通用接口中的中断逻辑电路的组成完全相同，中断请求发生在数据数量计数器计数到０值的时刻，用于向CPU报告本组数据传送完成，并等待新的传送命令。 DMA接口 主 存 CPU DMA 接口组成 DMA 控 制 逻 辑 中 断 逻 辑 设备 HLDA AR WC DAR HRQ 中断请求 数据线 地址线 +1 - 1 溢出信号 DREQ DACK BR DMA传送数据的过程 传送前预处理：由CPU完成，向DMA卡送入设备识别信号，启动设备，测试设备运行状态，送入内存地址初值，传送数据的数量，DMA的功能控制信号等，然后，CPU继续执行原来的程序。 数据传送：在DMA卡控制下自动完成，准备好一个数据，取得总线控制权，进行数据传送，修改卡上主存地址，修改字数计数器内容且检查其值是否为0，不为0则继续传送，若已为0则结束本次数据传送过程。 传送结束后处理：数据数量计数器为0，则向CPU发中断请求，CPU响应之后进行相应处理。 预处理： 主存起始地址 设备地址 传送数据个数 启动设备 DMA DMA DMA 数据传送： 继续执行主程序 同时完成一批数据传送 后处理： 中断服务程序 做 DMA 结束处理 继续执行主程序 CPU DMA 传送过程示意 允许传送？ 主存地址送总线 数据送I/O设备（或主存 ） 主存地址 加 1 传送个数 减 1 数据块 传送结束？ 向CPU申请 程序中断 DMA请求 否 否 是 是 数据传送 * * * * * * * * * 计算机总线的结构 CPU 主存 PCI桥 I/O设备1 I/O设备2 处理机总线 66MHz 4B~8B ISA / EISA 8.33MHz 1 , 2 , 4 B 三总线结构 . . . PCI BUS 33MHz 4B 扩展总线 控制线路 I/O设备3 I/O设备4 接快速设备 接慢速设备 几种常用的标准总线 ISA（Industrial Standard Architecture）总线：工业标准结