数字集成电路电路设计课案.ppt

CMOS集成电路版图 邓军勇 djy@xiyou.edu.cn 029第2章 电路图基础 2.1 2.2 2.3 2.4 2.5 2.1 MOS 晶体管 2.1 MOSFET Structure MOSFET Structure NMOS and PMOS with Well 导通条件 NMOS单管开关 PMOS单管开关 CMOS开关 2.2 逻辑门（Gate） 逻辑门可以直接或者组合形成布尔逻辑函数。几乎任何布尔逻辑都可以由单个逻辑门实现，但通常并不这样做。 反相器 与非门 或非门 复合逻辑门 2.2.1 反相器 2.2.2 两输入与非门（NAND2） 2.2.3 两输入或非门（NOR2） 2.2.4 CMOS复合逻辑门 同一个组合逻辑可以用不同的电路来实现 设计原则 包含的门数及管数尽可能的少 门的连接关系尽量简单 多用反相门（NAND、NOR等），少用同相门 （AND、OR等） 设计目标 减少芯片面积→降低芯片成本 缩短互连线→提高传输速度 2.2.4 CMOS复合逻辑门 2.2.4 CMOS复合逻辑门 2.2.4 CMOS复合逻辑门 2.2.4 CMOS复合逻辑门 2.2.4 CMOS复合逻辑门 异或门 同或门 2.3 传输门 应用 多路选择器 异或门、同或门 运算电路（如加法器） 时序部件 2.3 利用传输门实现异或逻辑 镜像电路 实现XOR的镜像电路 镜像电路 实现XOR的镜像电路 镜像电路 实现XNOR的镜像电路 准nMOS电路 准nMOS结构 准nMOS电路 准nMOS反相器:输出低电平 准nMOS电路 准nMOS反相器:实例 准nMOS电路 准nMOS NAND2/NOR2 准nMOS电路 准nMOS AOI 准nMOS电路 准nMOS特点 优点 电路简单，需要FET数少，占用芯片面积少 CMOS门：N个输入需要2N个FET 准nMOS门：N个输入需要N+1个FET 适用于版图面积受限或者扇入很大或者速度要求较快的场合 缺点 低电平VOL与pFET和nFET的尺寸比有关（有比逻辑） 存在静态功耗（输出低电平时，pFET与PDN形成导电通道） 动态CMOS电路 版图:NAND3 动态CMOS电路（存在的问题） 动态CMOS（存在的问题） 多米诺逻辑 多米诺逻辑单元构成 多米诺逻辑 基本逻辑门 多米诺逻辑 逻辑链构成 多米诺逻辑 名称由来 C2MOS电路 C2MOS电路 C2MOS门电路 C2MOS电路 C2MOS门:版图 C2MOS电路 C2MOS门:特点 C2MOS的作用 通过控制逻辑门的内部操作，同步通过逻辑链的数据流 C2MOS的不足 高阻态下，电荷泄漏→Vout不能永久保持，其保持时间必须时钟周期→ 时钟频率ffmin Vout衰减的原因：电荷泄漏、亚阈值电流等 D锁存器电路(传输门实现二选一) 基于二选一电路的D锁存器 主从D触发器 2.4 理解电路图连接关系 2.5 回顾电学基本定律 2.5.1 欧姆定律 2.5.2 Kirchhoff定律 Kirchhoff电流定律 Kirchhoff电压定律 2.5.3 电阻 2.5.4 电容 2.5.5 延时计算 2.5.1 欧姆定律 V=I×R MOS管等效电阻 2.5.2 Kirchhoff定律 Kirchhoff定律 Kirchhoff电流定律：流入任一电学节点的电流的代数和为零； 或者，流入节点的电流总和等于流出节点的电流总和。 Kirchhoff电压定律：在一个闭环回路中的电压降之和等于该电路外加总电压，即，输入电压总量等于电路中所有的电压降。 2.5.3 电阻 电阻即导体导电的阻力（能力）。 在IC设计中约定，导电层的电阻值计算用每“平方面积”的阻值来表示。“平方面积”定义为导体长度等于宽度时的面积。 ρ是导体层的电阻率，单位是Ω/□，l是长度，w是导体的宽度。 2.5.4 电容 电容是在指定节点和参考节点之间每单位电压一个物体或导体所能支持的电荷总量。 C=ε×A/d 2.5.5 延时计算 导线不是一根简单的互连线，而是一个含有电阻、电容等寄生参数的复杂的几何形体。通常将其等效为一个电阻和一个电容。