合肥工业大学小学期EDA实验解决方案.doc

 PAGE \* MERGEFORMAT 14 课 程 设 计 任 务 书 （2014 ~ 2015 第二学期） 设 计 题 目： EDA与数字系统设计 学 院 名 称： 电气与自动化工程学院 专 业（班 级）： 20013级电气 姓 名（学 号）： 田姿璘（2013211404） 起 讫 日 期：2015年6月 23日－2015年 7月17日 指 导 教 师： 朱维勇 李维华 刘春 系（教研室）负责人： 下发任务书日期 2015年 7月 1日 合肥工业大学 EDA与数字系统设计任务书 设计题目EDA与数字系统设计主要内容了解PLD器件的基本结构，掌握QuartusII的使用方法，用图形输入法和Verilog HDL完成规定的基本实验练习题，在此基础上自主完成一个数字系统设计、仿真、下载（FPGA实现）。应收集的资 料1.《EDA与数字系统设计》李国丽 朱维勇 主编 2.《数字电子技术基础》 阎石 主编 设计 进度 计划讲课内容： EDA技术介绍，Verilog HDL介绍 实验一：QuartusII使用练习，完成一个简单门电路的图形设计输入、编译、仿真、管脚分配、下载，实验验证。 （4学时） 实验二：图形设计输入3-8译码器, 同步十进制加法计数器、同步六十进制计数器。 （4学时） 实验三：用六十进制计数器制作十二进制计数器（01～12），二十四进制计数器（00～23）和百进制计数器。 设计输入、编译、仿真、管脚分配、下载。（4学时） 实验四：完成以上实验的Verilog HDL设计输入。（4学时） 实验五：完成扫描显示1-4-1，1-4-2。 （4学时） 实验六：自主完成一个数字系统设计。 包括方案设计、设计调试、下载验证。 （8学时） 设计考核验收。 (2学时) 写报告，内容包括：实验内容，设计内容。主要参考文 献1 李国丽编，《EDA与数字系统设计》，2008 2 王金明编，《数字系统设计与Verilog HDL》电子工业出版社，2002 3 阎石，《数字电子技术基础》 高教出版社，2006 指导教师意 见按照设计进度计划要求，完成每一步任务备注 目录 摘要 实验一 Max+Plus2使用练习 实验二 3-8译码器 实验三 用74161实现十进制加法计数器 实验四 六十进制加法计数器 实验五 设计一个电路，使八个数码管依次显示0、1、2、…9。 实验六 设计一个电路，使两个数码管显示1~12的十二进制计数，两个数码管显示0~59的六十进制计数。 设计题目：数字频率计 设计要求 设计思路与原理 设计方案 总体电路图 各部分电路图及功能说明 测量校验信号选择电路 计数器报警信号输出电路 数据选择电路 锁存器电路 报警输出电路 扫描显示电路 手动自动选择电路 摘要 本课程介绍数字系统的设计方法及基本步骤，MAX+plus2使用方法，硬件描述语言VHDL和VerilogHDL，并通过数字系统的设计，把数字系统的基本理论，基本方法和设计课题密结合，在MAX+lus2的设计平台下，是学会用原理电路图输入或硬件描述语言输入进行电路设计，编译，仿真，底层编辑及PLD编程校验，涉及部分波形编辑，管脚分配等，提高用MAX+plus2进行数字系统设计的能力。 实验一 Max+Plus2使用练习 实验二 3-8译码器 实验三 用74161实现十进制加法计数器 实验四 六十进制加法计数器 计数频率0.5HZ 实验五 例1-4-1设计一个电路，使八个数码管依次显示0、1、2、…9。 计数频率1HZ 扫描频率先1HZ逐渐增加后观察结果 实验六 例1-4-2 设计一个电路，使两个数码管显示1~12的十二进制计数，两个数码管显示0~59的六十进制计数。 扫描频率大于200HZ 计数频率1HZ 设计题目 数字频率计 一．设计要求 设计一个能测量方波信号频率的频率计，测量的结果用十进制数显示，测量的频率范围是1-100kHz，分成两个频段，即1-999Hz,1-100kHz，用三位数码管显示测量的频率，用LED显示表示单位，如亮绿灯表示Hz,亮红灯表示kHz。 具有自动校验和测量两种功能，即能用标准时钟校验测量精度。 具有超量