5级流水cu实验.doc

摘 要 基于现场可编程( FPGA) 技术和硬件描述语言VHDL 的设计和综合,通过自顶向下的设计方法和模块化设计思想, 在Quartus Ⅱ环境下能定制、下载验证和实现五级流水线CPU的简单功能。通过VHDL 语言定制了取指部分（IF），译码部分（ID），执行部分（EX），前向部分（FU）访存部分（MA），回写部分（WB），冲突检测部分（HD）,介绍了基于FPGA 的CPU 设计方法,并通过初始化程序进行验证,实现了基于FPGA 的CPU 功能,表明基于FPGA 技术在设计CPU 核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性。 关键词: FPGA CPU Quartus Ⅱ 流水 vhdl Abstract CPU design can be made and tested on Quartus Ⅱby means of a top - down method and modular design based on the integration of FPGA and VHDL. Introduces the design of CPU which applies module IF、ID、EX、FU、MA、WB、HD based on VHDL and the test of the design by the initialization program. The result suggests that the FPGA - based CPU design is custom- made with flexibility , reliability and easiness for extension. Key words : FPGA CPU Quartus Ⅱ pipelining vhdl 目 录 一、引言 1 1.1 实验目的 1 1.2 实验环境 1 二、设计报告 2 2.1 五级流水CPU 2 2.1.1系统级设计 2 2.1.1.2概念设计 4 2.1.1.3时序设计 4 2.1.2结构级设计 10 2.1.2.1 总体逻辑结构计 10 2.1.2.2 关键分模块结构设计 11 三、测试报告 12 3.1 测试方法 12 3.2 测试程序 12 3.3 测试结果 15 3.4 性能分析 17 四、总结 18 4.1 实验总结 18 4.2 取得的收获 18 五、总结 18 一、引言 1.1 实验目的 1．本实验以计算机硬件为主，兼顾计算机软件和计算机应用技术。在教师指导下，灵活运用所学到的基础知识和主要专业知识，自己设计、制作、调试，完成一个综合性、研究型的大型教学实验——16位微处理器研制。 2．本实验需要自己设计并最终用FPGA实现一个CPU芯片。需要自己设计指令系统、指令格式、寻址方式、寄存器结构、数据表示方式、存储器系统，自己设计运算器、控制器和流水线结构等。用VHDL硬件语言进行逻辑设计，采用先进的工具软件进行模拟和测试，测试通过之后下载到FPGA芯片中，并在测试平台上通过规定测试程序的测试。 3．在完成实验的过程中锻炼和提高实际动手能力、创新思维、团队合作精神等方面的能力。 4．本实验作为一个重要的教学实践环节，安排在本科生在课程教学基本完成之后，在综合论文训练之前，具有承上启下的作用。 5．可能的应用前景：由于我们实现的是通用CPU，故大部分需使用CPU的场合都有可能使用，只不过目前只能用于对速度要求不高、对特殊指令要求不多（非专用CPU）的场合下。但由于其成本比较低，在低端市场也许有一定的竞争力。 1.2 实验环境 1． 总体描述 FPGA-CPU设计平台能够支持下载到FPGA中的CPU的单步调试和连续运行。用户用VHDL编写的CPU代码通过编译之后，可以下载到设计平台上的FPGA芯片中。FPGA-CPU的运行通过执行预先写到外部存储器中的程序来实现。使用DebugController程序对外部存储器进行读写操作，并能监控FPGA-CPU的状态和通过设置断点调试FPGA-CPU正在执行的程序。这套实验环境为实验者提供了最大的自由度来写出具有自己风格的CPU软核，并在测试运行平台上调试和运行。 2． 硬件环境 整个硬件平台主要有PC监控系统、外部程序存储器、FPGA-CPU及其下载相关电路，以及控制电路组成。其中PC监控系统主要是由监控软件DebugController及相关通信接口等构成，提供一整套的运行和调试功能。见图1： 图1 FPGA-CPU设计平台总体结构图 3． 软件环境 1) 监控程序DebugController 使用该软件对外部存储器进行读写操作，并能监控F