10级李晨第五章分析报告.ppt

第五章 触发器 概述: 一、触发器 能够存储二进制信息的基本单元，用于记忆1位二进制信 号。 二、触发器特点： 1.有两个稳定状态——0和1。 2.在触发信号作用下,可从一种状态翻转到另一状态；触发信号取消后,新状态能够保存。 三、分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（SR, JK, D, T） 一、用或非门组成的SR锁存器 1、 电路及逻辑符号 ⑴、Q、Q互补输出，Q端状态为触发器的状态; ⑵、R: 置0输入端（复位端）、高电平有效; S: 置1输入端（置位端）、高电平有效。 5.1 SR锁存器 1.由或非门组成的SR锁存器 (1)、工作原理 S=1 R=0 Q=1 Q =0（置1） S=0 R=1 Q=0 Q=1 （置0） S=0 R=0 Q﹡ = Q （保持） S=1 R=1 Q= Q =0 （不定），R、S高电平信号同时消失后，触发器状态不能确定。 约束条件： SR=0 特性表(熟练、会背) (2) 动作特点 在任何时刻，输入都能直接改变输出的状态。 例： 二、用与非门组成的SR锁存器 1、 电路及逻辑符号 ⑴、Q、Q互补输出，Q端状态为触发器的状态; ⑵、R: 置0输入端（复位端） S: 置1输入端（置位端） 均为低电平有效。 2、工作原理 S‘=1 R’=0 Q=0 Q‘=1 （置0） S‘ =0 R‘ =1 Q=1 Q=0 （置1） S‘ =0 R‘ =0 Q= Q =1 （不定） S‘ =1 R‘ =1 Q﹡ = Q （保持） 约束条件： S‘ +R‘ =1 3. 特性表(熟练、会背） 5.2 时钟电平触发的触发器 1. 电路结构与工作原理 0 X X X Q 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 # 1 1 1 1 1 # #在CLK回到0或S、R同时 回到0以后Q*的状态不定 带异步置1、置0输入端的电平触发SR触发器 2. 动作特点 在CLK=1的全部时间里，S和R的变化都将引起输出 状态的变化。 3、功能特点 ⑴、当CLK=1时，触发器才接收输入信号； CLK=0时，触发器状态保持。 ⑵、在CLK=1期间，S和R的变化都将引起输出状 态的变化，可能产生多次翻转。降低了触 发器的抗干扰能力; ⑶、具有置1、置0、保持功能； ⑷、RS仍有约束: RS=0。 二、电平触发的D触发器 0 1 0 1 0 1 1 1 0 1 0 1 0 1、电路结构与工作原理 2、特性表 3、功能特点 ⑵、在CLK=1期间，D的变化将引起输出状态的变 化，可能产生多次翻转。降低了触发器的抗干 扰能力; ⑶、具有置1、置0功能； ⑴、当CLK=1时，触发器接收输入信号；CLK=0 时，触发器状态保持。 ⑷、无约束条件 例：电路如图，已知CLK、D波形，画Q、Q‘ 波形。设触发器初态为Q=0。 5.4 时钟边沿触发的触发器 为了提高可靠性，增强抗干扰能力，希望 触发器的次态仅仅取决于时钟信号的上升沿或 下降沿到达瞬间输入的状态。 边沿触发的动作特点 1、输出状态的变化发生在CLK的下降沿（或上升沿）; 2、触发器的次态仅取决于CLK下降沿（或上升沿）到来 时的输入信号状态。与此前、后输入的状态无关。 抗干扰能力最强。 一、电路结构和工作原理 它的输入信号是在D端以单端形式给出的 利用CMOS传输门的边沿触发器 X X X 0 0 0 0 1 0 1 0 1 1 1 1 逻辑符号 例:边沿D触发器,已知CLK、D波形，画Q、Q‘波形。 设触发器初态Q=0。 5.5 触发器逻辑功能的分类及逻辑功能的描述 内容：1、触发器按逻辑功能的分类 2、触发器电路结构和逻辑功能、触发方式 的关系 一、SR触发器 1、定义:凡在时钟信号作用下，具有如下功能的触发器 称为SR触发器 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1* 1 1 1 1* 二、JK触发器 1.定义：凡在时钟信号作用下，具有如下功能的触发器 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 三、T