第二章 存儲子系统.pptVIP

第二章 存储子系统 （1）芯片数： 8片 （2）存储空间安排： 任意连续区间 （3）芯片地址分配与片选逻辑： 4KB：12位地址A11～A0 哪几位分配给芯片？哪几位形成片选逻辑？ 芯片 芯片地址 片选逻辑 1KB 1KB 1KB 1KB （4）逻辑图 A9 ～A0 A9 ～A0 A9 ～A0 A9 ～A0 芯片 芯片地址 片选逻辑 4KB 2KB 1KB （4）逻辑图 A11 ～A0 A10 ～A0 A9 ～A0 CS0=A12 CS1=A12A11 CS2=A12A11A10 （3）芯片地址分配与片选逻辑： 7KB：13位地址A12 ～A0 芯片 芯片地址 片选逻辑 2KB 2KB 1KB A10 ～A0 A10 ～A0 A9 ～A0 CS0=A12A11 CS1=A12A11 CS2=A12A11A10 （3）芯片地址分配与片选逻辑： 5KB：13位地址A12 ～A0 ROM区：2KB RAM区：3KB （1）计算容量： （2）芯片数： EPROM 1片、RAM 2片 A15 ～A13 为001 芯片 芯片地址 片选逻辑 例3、主存64KB，其中高地址区2KB用于I/O空间。选用芯片 8KB/片。 （1）芯片数： 8片 （3）存储空间分配可以不连续,相应片选逻辑也不连续 2、其他问题 （2）地址复用技术 2.2 基本概念 1、存储原理 SRAM：利用双稳态触发器内部交叉反馈存储信息。 DRAM：利用电容存储电荷存储信息。 2、动态刷新 （1）定义：按所存信息定期向电容补充电荷。 （2）方式：按行读一遍。 第三章 I/O子系统 3.1 总线与接口的基本概念 1）CPU内总线：CPU芯片内寄存器和算逻部件之间互连的总线。 2）部件内总线：插件板内各芯片之间互连的总线。 3）系统总线：计算机系统内各功能部件之间或各插件板之间互连的总线。 4）外总线：计算机系统之间，或计算机系统与其他系统之间互连的总线。 （3）按数据传送格式分类 2）异步总线：不采用统一时钟周期划分，根据传送的实际需要决定总线周期长短，以异步应答方式控制总线传送操作。