2第2章8086微处理器汇编.pptx

第2章 8086微处理器 NUIST 主要内容 8086 CPU结构 8086存储器组织 8086 CPU引脚及功能 8086系统配置及时序 2.1 8086 CPU结构 8086 CPU内部结构 1 2.1 8086 CPU结构 指令系统功能齐全，各类指令133条 多种寻址方式，适用于高级语言中的数组和记录等数据结构形式 16位数据总线与地址总线复用。 20位地址线，存储器可寻址1MB范围 16位I/O端口线，可寻址64K端口地址。 Ch3~Ch4 Ch2 Ch6 2.1 8086 CPU结构 具有较强的中断处理能力(软中断、非屏蔽和可屏蔽三类) 具有管理和响应DMA操作的能力 可以实现多处理器协调和管理总线的能力。 Ch7 Ch6 Ch2 8086 CPU内部结构 AH AL BH BL CH CL DH DL AX BX CX DX 通用 寄存器 SP BP DI SI 指针 和变址 寄存器 CS DS SS ES IP 内部寄存器 运算寄存器 执行 控制 电路 FLAGS 输入输出 控制电路 ALU ∑ 1 2 3 4 5 6 指令队列缓冲器 执行部件(EU) 总线接口部件(BIU) ALU数据总线 16位 8位 数据总线 16位 20位地址总线 外部总线 (16位数据总线) 总线接口部件BIU（Bus Interface Unit） CS DS SS ES IP 内部寄存器 ∑ 1 2 3 4 5 6 指令队列缓冲器 总线接口部件(BIU) 8位 16位 20位地址总线 外部总线 输入 输出 控制 电路 功能 与内存或I/O端口传送指令或数据 产生20位的物理地址 组成 4个16位的段寄存器(CS,DS, ES,SS) 1个16位的指令指针寄存器IP 1个地址加法器：用于产生20位物理地址 寄存器都是16位的，如何得到 20位物理地址？ 总线接口部件BIU（Bus Interface Unit） CS DS SS ES IP 内部寄存器 ∑ 1 2 3 4 5 6 指令队列缓冲器 总线接口部件(BIU) 8位 16位 20位地址总线 外部总线 输入 输出 控制 电路 组成 6个字节的指令队列：FIFO 输入/输出控制电路（总线控制逻辑） 内部寄存器 指令执行部件EU（Execution Unit） 功能 执行部件负责执行指令 组成 ALU（算术逻辑单元） 数据寄存器(16位/8位):AX,BX, CX,DX 堆栈指针寄存器SP(16位) 基址指针寄存器BP(16位) 目的变址寄存器DI(16位) 源变址寄存器SI(16位) AH AL BH BL CH CL DH DL AX BX CX DX 通用 寄存器 SP BP DI SI 指针 和变址 寄存器 运算寄存器 执行 控制 电路 FLAGS ALU 执行部件(EU) 16位 组成 指令执行部件EU（Execution Unit） 标志寄存器FLAGS 执行部件的控制电路(完成指令译码等) AH AL BH BL CH CL DH DL AX BX CX DX 通用 寄存器 SP BP DI SI 指针 和变址 寄存器 运算寄存器 执行 控制 电路 FLAGS ALU 执行部件(EU) 16位 功能 执行部件负责执行指令 取指令和执行指令重叠进行 一般8位 CPU(8080) μP 总线 BUS 取指1 忙 执行1 取指2 忙 执行2 取指3 忙 执行3 取指4 忙 执行4 8086 CPU EU BIU BUS t t t … … t t 取指1 忙 执行1 取指2 忙 执行2 取指3 忙 执行3 取指4 忙 执行4 取指5 忙 执行5 取指6 忙 执行6 … … … 8086 CPU 为什么分成 EU 和 BIU 两个部分？ 顺序执行：取指和执行交替进行 重叠执行：取指和执行重叠进行 大大减少了等待指令所需的时间，提高了CPU的利用率和整个系统 的执行速度 外部总线 (16位数据总线) 8086与8088的区别(1) 8088的EU与8086一样，而BIU略有区别 CS DS SS ES IP 内部寄存器 ∑ 1 2 3 4 5 6 指令队列缓冲器 总线接口部件(BIU) 8086 8位 16位 20位地址总线 输入 输出 控制 电路 8088的外部数据总线为8位。 8088的为8位。 2.1 8086 CPU结构 8086 寄存器结构 2 8086 CPU寄存器组 AH AL BH BL CH CL DH DL 15 8 7 0 AX累加器 BX基址寄存器 CX计数寄存器 DX数据寄存器 数据寄存器 DI