实验一 基本电路行为描述.doc

深 圳 大 学 实 验 报 告 课程名称： EDA技术 实验项目名称： 实验一 基本电路行为描述 学院： 专业： 指导教师： 报告人： 学号： 班级： 实验时间： 实验报告提交时间： 教务部制 实验目的与要求： 1．熟悉XINLINX ISE 开发环境 2．了解EDA开发流程 3．了解VHDL代码结构 4．理解并正确定义VHDL的数据类型 5．理解及正确使用VHDL的运算操作符和数据属性 实验内容： 多路选择器 多路选择器根据真值表，如果输入sel = “01” 或者sel = “01”，那么输入奖等于对应的某一个输入（c = a或c = b）。然而如果输入sel = “00”或者sel = “11”，那么输入将分别为’0’和’Z’（高阻）。 (a)完成代码 (b)是对你的解答给出相关注释 (c)将代码编译后进行仿真，验证其正确性 ROM 试用1X1维常数来实现只读存储器ROM（read-only memory）。假设一个ROM由许多深度为8，位宽为4的块组成。提示：首先建立一个名为rom的数组，然后定义一个rom类型的信号来实现ROM，用常数值填充到ROM块中：CONSTANT my_rom:rom := (values) ;。 简易加法器 重新编写一段代码，实现加法器，要求所有输入输出信号的类型均为STD_LOGIC_VECTOR。 通用译码器 1．在课本例4.1给出的电路中，如果矢量的位宽发生变化，那么程序中的信号sel和x的位宽也要相应的改变。现在想把原设计修改为一个通用译码器。为此必须在ENTITY中使用GENERIC语句指定sel的位宽（假设n =3），然后用n的函数来替代sel和x的位宽上界。综合后，对电路仿真，验证其正确性。 2．在原设计中引入了一个二进制数到整数的转换函数。要求修改代码，将信号sel生命为整数类型。当信号sel的位宽用n来指定时，代码才是通用的。综合代码并进行仿真。 实验方法、步骤： 多路选择器 library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity yyl is Port ( a,b : in STD_LOGIC_VECTOR(7 DOWNTO 0); sel : in STD_LOGIC_VECTOR(1 DOWNTO 0); c : out STD_LOGIC_VECTOR(7 DOWNTO 0)); end yyl; architecture Behavioral of yyl is begin process (a, b, sel) begin if (sel = 00) then c = elsif (sel = 01) then c = a; elsif (sel = 10) then c = b; else c = (others = Z); end if; end process; end Behavioral; ROM library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity rom is Port ( address : in STD_LOGIC_VECTOR( 2 DOWNTO 0); output : out STD_LOGIC_VECTOR( 3 DOWNTO 0) ); end rom; architecture Behavioral of rom is TYPE rom is ARRAY(0 TO 7) of STD_LOGIC_VECTOR( 3 DOWNTO 0); CONSTANT my_rom : rom :=(0000,0001,0010,0011,0100,0101,0110,0111); begin output = my_rom(0) WHEN address = 000 ELSE my_rom(1) WHEN address = 001 ELSE my_rom