cp15协处理器指令详解.doc

ARM处理器中CP15协处理器的寄存器 注意： You can only access CP15 registers with MRC and MCR instructions in a privileged mode （只能在特权模式下，对cp15进行MRC,MCR操作）。 1.访问CP15寄存器的指令 访问CP15寄存器指令的编码格式及语法说明如下： 31 2827 2423 212019 1615 1211 87 543 0cond1 1 1 0opcode_1LCr nRd1 1 1 1opcode_21Cr m说明： Opcode_1 ：协处理器行为操作码，对于CP15来说，永远为0b000，否则结果未知。 Rd：处理器核心的寄存器名称，不能是r15/pc，否则，结果未知。 Crn：作为目标寄存器的协处理器寄存器名称，编号为C0~C15。 Crm：协处理器中附加的目标寄存器或源操作数寄存器，如果不需要设置附加信息，将Crm设置为c0，否则结果未知。 Opcode_2 ：提供附加信息，比如寄存器的版本号或者访问类型，用于区分同一个编号的不同物理寄存器，可以省略或者将其设置为0，否则结果未知。 指令语法格式说明： mcr ：将ARM处理器的寄存器中的数据写到CP15中的寄存器中 mcr{cond}　　 p15, opcode_1, rd, crn, crm, {opcode_2} mrc 将CP15中的寄存器中的数据读到ARM处理器的寄存器中 mcr{cond}　　 p15, opcode_1, rd, crn, crm, {opcode_2} 2 .CP15寄存器介绍 CP15中的寄存器列表如表4-1所示。 表4-1 ARM处理器中CP15协处理器的寄存器 (协处理器)寄存器编号基本作用在MMU中的作用在PU中的作用0ID编码（只读）ID编码和cache类型 1控制位（可读写）各种控制位 2存储保护和控制地址转换表基地址Cachability(可缓存性)控制位3存储保护和控制域访问控制位Bufferablity控制位4存储保护和控制保留保留5存储保护和控制内存失效状态访问权限控制位6存储保护和控制内存失效地址保护区域控制7高速缓存和写缓存高速缓存和写缓存控制 8存储保护和控制TLB??制保留9高速缓存和写缓存高速缓存锁定 10存储保护和控制TLB锁定保留11保留  12保留  13进程标识符进程标识符 14保留  15因不同设计而异因不同设计而异因不同设计而异CP15的寄存器C0 CP15中寄存器C0对应两个标识符寄存器，都是只读的，表明某些信息。由访问CP15中的寄存器指令中的指定要访问哪个具体物理寄存器，与两个标识符寄存器的对应关系如下所示： opcode_2编码对应的标识符号寄存器0b000主标识符寄存器（ID编码）0b001cache类型标识符寄存器（cache类型）其他保留1）主标识符寄存器 (通俗：标明该处理器的某些型号信息) 访问主标识符寄存器的指令格式如下所示： mrc p15, 0, r0, c0, c0, 0 ；将主标识符寄存器C0的值读到r0中，两个c0作用不同的。 1.c0：表示协处理器中的源寄存器；2.c0：表示未使用附加的寄存器，这是要写c0。 ARM不同版本体系处理器中主标识符寄存器的编码格式说明如下。 ARM7之后处理器的主标识符寄存器编码格式如下所示： 31 24 23 20 19 16 15 4 3 0由生产商确定产品子编号ARM体系版本号产品主编号处理器版本号 位说 明位[3: 0]生产商定义的处理器版本号位[15: 4]生产商定义的产品主编号，其中最高4位即位[15:12]可能的取值为0~7但不能是0或7位[19: 16]ARM体系的版本号，可能的取值如下： 0x1 ARM体系版本4 0x2 ARM体系版本4T 0x3 ARM体系版本5 0x4 ARM体系版本5T 0x5 ARM体系版本5TE 其他 由ARM公司保留将来使用位[23: 20]生产商定义的产品子编号，当产品主编号相同时，使用子编号来区分不同的产品子类，如产品中不同的高速缓存的大小等位[31: 24]生产厂商的编号，现在已经定义的有以下值： 0x41 =A