任意数(整数小数)分频器.docVIP

任意数（整数、小数）分频器 分频原理 1．1偶数倍分频 偶数倍分频通过计数器计数是很容易实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。 1．2奇数倍分频 奇数倍分频通过计数器也是比较容易实现的,如进行三分频,通过待分频时钟上升沿触发计数器进行模三计数,当计数器计数到邻近值进行两次翻转,比如可以在计数器计数到1时,输出时钟进行翻转,计数到2时再次进行翻转。即是在计数值在邻近的1和2进行了两次翻转。这样实现的三分频占空比为1/3或者2/3。要实现占空比为50%的三分频时钟,可以通过待分频时钟下降沿触发计数,和上升沿同样的方法计数进行三分频,然后下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算,??可得到占空比为50%的三分频时钟。这种方法可以实现任意的奇数分频。归类为一般的方法为：对于实现占空比为50%的N倍奇数分频,首先进行上升沿触发进行模N计数,计数选定到某一个值进行输出时钟翻转,然后经过（N-1）/2再次进行翻转得到一个占空比非50%奇数n分频时钟。与此同时进行下降沿触发的模N计数,到和上升沿触发输出时钟翻转选定值相同值时,进行输出时钟时钟翻转,同样经过（N-1）/2时,输出时钟再次翻转生成占空比非50%的奇数n分频时钟。两个占空比非50%的n分频时钟相或运算,得到占空比为50%的奇数n分频时钟。如图1-1所示，是一个3分频器的仿真时序图。 图1-1 3分频器时序图 1．3小数分频 1.3.1原理 小数分频有很多方法，基本原理都是一样，在若干分频周期中，使某几个周期多计或少计一个数，从而在整个周期的总体平均意义上获得一个小数分频比。 设：K为分频系数；N为分频系数的整数部分；X为分频系数的小数部分；M为输入脉冲个数；P为输入脉冲个数；n为小数部分的位数。 则有： K=N+10-n *X 1 K=M/P 2 由式1和式2可得 M=K*P=（N+10-n *X）*P 3 令P约等于10n ，则： M= 10n *N+X 4 可知在进行 次N分频时，多输入X个脉冲，则可实现小数分频。 1.3.2电路组成 每个周期分频N+10-n.X，其电路双模前置小数分频器电路由÷N/N+1双模分频器、控制计数器和控制逻辑3部分组成。当a点电平为0时，进行÷N分频；当a点电平为1时进行÷N+1分频。适当设计控制逻辑，使在10n个分频周期中分频器有X 次进行÷N+1分频，这样，当从fo输出10n个脉冲时，在fi处输入了X.(N+1)+(10n-X).N个脉冲，也就是10n.N+X个脉冲，其原理如图1-2所示。 ÷N/N+1 控制计数器 控制逻辑 a fo fi 图1-2 双模前置分频电路结构图 若是电路从N分频切换到N+1分频和从N+1分频切换到N 分频都会产生一个随时间增长的相位，如果简单的先进行n次N分频后做n1次N+1分频会产生很大的相位抖动。所以采用“均匀”法将两种分频混合均匀。 具体方法如下： ⑴：若K 为一位小数形式，则： 设累加变量 a ；常量 b = 10 – 小数位 * 10。 ①：a = 10 ，a = a – 10 。以N分频； ②：a = 10 ，a = a + d 。以N+1分频。 ⑵：若K 为两位小数形式，则： 设累加变量 a ；常量 b = 100 – 小数位 * 100。 ①：a = 100 ，a = a – 100 。以N分频； ②：a = 100 ，a = a + d 。以N+1分频。 n 位小数依次类推。 设计方案及功能现实 2．1设计方案 本设计小数部分保留三位，根据上述原理控制逻辑输出flag控制N/N+1分频，flag为高电平时进行N+1倍分频，flag为低电平是进行N倍分频。分频系数使用参数，可灵活更改。当N为偶数，且flag=0（或N为奇数，且flag=1）时就择行偶数分频模块输出时钟； 当N为奇数，且flag=0（或N为偶数，且flag=1）时就择行奇数分频模块输出时钟。下面以分频系数为2.4以例讲述一下分频过程。分频过程如表1-1所示，时序图如图1-3所示。 表1-1 分频系数为2.4的分频过程 分频系数2.4序号累加结果分频系数1600321200 - 20023800341400 - 400251000 - 02 图1-3 2.4倍分频器时序图 分频器的精度受控制计数器的影响，当 N 值100时，小数分频精度达到1/1