DSP技术及应用结课PPT中国地质大学汇编.ppt

并行操作 例：一个取指包分为几个执行包时，各指令的并行执行位（P位)模式 条件操作 creg指定条件寄存器 z=1，进行零测试，即条件寄存器内容为零时为真 z=0，进行非零测试，即条件寄存器内容为非零时为真 creg=0，z=0，意味着指令将无条件地执行 在书写汇编程序时，以方括号对条件操作进行描述，方括号内是条件寄存器的名称,即A0（仅C64X）A1,A2,B0-B2。 例如：[A2] ADD .L2 B1,B2,B3;ADD指令在A2非零时执行 [!A2] ADD .L2 B1,B2,B3;ADD指令在A2零时执行 寻址方式 寻址模式寄存器(AMR） 寻址方式 寻址模式 校长办公室 the Office of the President 1896 1920 1987 2006 DSP技术及应用结课论文 内容 C62/64XX芯片的体系结构 C62/64XX的开发环境 C6201在医学领域上的应用 C62/64XX开发板资源 C62/64XX芯片的体系结构 TMS320C6000简介 美国TI公司发布的DSP芯片TMS320C6000 包括 TMS320C62xx和 TMS320C64xx两个定点系列和 TMS320C67xx 浮点系列，二个系列相互兼容。 C6000系列DSP主要特点: 1）采用了VelociTI甚长指令字（VLIW,Very Long Instruction Word）结构，可以单周期发射多条指令，实现很高的指令级并行效率。 2）统一的开发工具 3）管脚和代码兼容 C62/64XX系列CPU结构介绍 TMS320C62XX/C64XX/C67XX结构框图 图中阴影部分为CPU，它包括： 1、 程序读入及指令 译码、 分配机构 2、程序执行机构 3、芯片测试和仿真端口及其控制逻辑。 C62/64XX系列CPU结构介绍 程序执行机构包括 1） 2 个对称数据通路A 和 B，每组数据通路有读入及存储（写出）数据总线与片内数据存储器相连。 2） 2 个对称的通用寄存器组 3） 2组对称的功能单元（每组 4 个） 4） 控制寄存器组和控制逻辑以及中断逻辑等 C62XX系列CPU结构介绍 2 个对称的可进行数据处理的数据通路（A 和 B） 16个（C64x有32个）32位通用寄存器 4个功能单元 （.L、.S、.M和.D） 16个（C64x有32个）32位通用寄存器 4个功能单元 （.L、.S、.M和.D） 每个数据通路的4个功能单元有单一的 数据总线连接到 CPU 另一侧的寄存器上 数据通路A 数据通路B CPU数据通路与控制 TMS320C62XX CPU数据通路 CPU数据通路与控制 TMS320C64XX CPU数据通路 CPU数据通路与控制 C62xx和C64xx有类似的数据通道都包括： 2 个通用寄存器组（A 和 B） 8 个功能单元（.L1、.L2、.S1、.S2、.M1、.M2、.D1 和.D2） 2 个数据读取通路（LD1 和 LD2） C64xx 每侧有 2 个 32 位读取总线，C62xx 每侧只有 1 个 32 位读取总线。 2 个数据存储通路（ST1 和 ST2） C64xx 每侧有 2 个 32 位存储总线， C62x每侧只有 1 个 32 位存储总线。 2 个寄存器组交叉通路（1X 和 2X） 2 个数据寻址通路（DA1 和 DA2） CPU数据通路与控制 通用寄存器的作用 1、存放数据，作为指令的源操作数和目的操作数。 2、作为间接寻址的地址指针，其中用于循环寻址的寄存器为A4-A7和B4-B7。 3、条件寄存器为A1,A2,B0,B1,B2，C64x中A0也可以用作条件寄存器。 通用寄存器组支持32位和40位定点数据,C64x也支持64位双精度数据，32位数据可以存放在任一通用寄存器内，对于40位和64位数据，需跨放在两个寄存器内。 CPU数据通路与控制 TMS320C62xxCPU数据通路 功能单元 每个功能单元都有各自到通用寄存器的读写端口，其中2个32读端口，1个32写端口。 .L1、.L2、.S1和.S2另有8位读端口和写端口，支持40位操作数的读写。 同一周期8个功能单元可并行使用。 C64x 的.M 单元可以返回 64 位结果，所以它还多了一个 32 位写端口。.M 单元long dst是32MSB ,dst是 32 LSB。 功能单元 定点操作 .L单元（.L1 ,.L2） 32/40 位算术和比较操作 32 位中最左边 1 或 0 的位数计数 32 位和 40 位归一化操作 3