网站大量收购闲置独家精品文档,联系QQ:2885784924

EAD课程第4章VHDL语言要素汇编.ppt

  1. 1、本文档共81页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EAD课程第4章VHDL语言要素汇编

EDA技术 4.1 VHDL语言的数据对象 VHDL语言除了具有一定的语法规则外,还定义了可以接受不同数据类型赋值的数据对象。 常量为全局量,是指在设计描述过程中保持某一规定类型特定值不变的量。 变量为局部量,常用来存储中间数据,以便实现程序的算法。它只能在进程语句、函数语句和过程语句的结构中使用。 变量的赋值是一种理想化的数据传输,即赋值是立即生效的,不存在任何延时的行为。 信号是描述硬件系统的基本数据对象,它是电子电路内部硬件连接的抽象,可以作为设计实体中并行语句模块间的信息交流通道。 信号是一个全局量,只有定义后才能使用,通常用于在结构体、程序包和实体说明中。 4.2 VHDL数据类型 VHDL是一种强类型语言,编程时非常注重数据类型的匹配问题,要求设计实体中的数据对象必须具有确定的数据类型,并且相同数据类型的量才能进行相互传递或赋值。 4.3 VHDL语言的操作符 4.4 VHDL语言的属性 4.4 VHDL语言的属性 4.4 VHDL语言的属性 4.4 VHDL语言的属性 4.4 VHDL语言的属性 4.4 VHDL语言的属性 第4章 VHDL语言要素 5. 移位操作符 书写格式: 操作数名称 移位操作符 移位位数; 操作数:BIT_VECTOR或STD_LOGIC_VECTOR等一维数组,其元素为BIT或BLOOEAN型数据。 移位位数:整数型。 例如: X = “1101 0111”; Y = X SLL 2; 运行结果:Y=0101 1100。 第4章 VHDL语言要素 移位操作符功能: 5. 移位操作符 SLL是将位矢量向左移位,每移一位,右边移位产生的空位补零; SLL A3 A2 A1 A0 A2 A1 A0 0 SRL是将位矢量向右移位,每移一位,左边移位产生的空位补零; SRL A3 A2 A1 A0 0 A3 A2 A1 第4章 VHDL语言要素 移位操作符功能: 5. 移位操作符 SLA是将位矢量向左移位,每移一位,右边第一位的数值保持不变; SLA A3 A2 A1 A0 A2 A1 A0 A0 SRA是将位矢量向右移位,每移一位,左边第一位的数值保持不变; SRA A3 A2 A1 A0 A3 A3 A2 A1 第4章 VHDL语言要素 移位操作符功能: 5. 移位操作符 ROL是将位矢量向左循环移位,每移一位,右边第一位由左边第一位移出的数值补位; ROL A3 A2 A1 A0 A2 A1 A0 A3 ROR是将位矢量向右循环移位,每移一位,左边第一位由右边第一位移出的数值补位。 ROR A3 A2 A1 A0 A0 A3 A2 A1 第4章 VHDL语言要素 6.操作符的优先级 AND,OR,NAND,NOR,XOR,XNOR 7 =,/=,,=,,= 6 SLL,SLA,SRL,SRA,ROL,ROR 5 +(加号),(减号), 4 +(正号),-(负号) 3 *,/,MOD,REM 2 NOT,ABS,* * 1 操作优先级 运 算 符 优先顺序 最高优先级 最低优先级 第4章 VHDL语言要素 6.操作符的优先级 表达式中操作符执行的顺序: ①( ),最先进行括号内的运算; ② NOT、ABS、**运算; ③ *、/、MOD、REM运算; ④ +(正号)、-(负号); ⑤ +(加法)、-(减法)、; ⑥ SLL、SLA、SRL、SRA、ROL、ROR; ⑦ 关系运算符; ⑧ 逻辑运算中的AND、OR、NAND、NOR、XOR、XNOR。 第4章 VHDL硬件描述语言 在VHDL中,具有属性的项目主要有:实体、结构体、配置、程序包、类型、子类型、过程、函数、信号、变量、常量、元件、语句标号等。 属性为这些项目提供了表现特征,可通过属性对这些项目的表现特征进行检测或统计。 通常,某一个项目的特定属性(特征)可以用一个值或一个表达式来表示,可通过VHDL预定义属性来描述。 第4章 VHDL硬件描述语言 块、结构 若块或结构体只含元件具体装配语句或被动进程时,属性’STRUCTURE返回TRUE STRUC

您可能关注的文档

文档评论(0)

jiayou10 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8133070117000003

1亿VIP精品文档

相关文档