EAD课程第6章VHDL并行语句汇编.ppt

EDA技术 VHDL语言的并行描述语句 并行语句又称并发语句，是最具有VHDL特色的语句结构。 并行语句具有多种语言格式，各并行语句在结构体中的执行是同步进行的，或者说是并发运行的，其执行方式与书写的顺序无关。 同一结构中的各并行语句之间可以是相互独立的、不相关的，也可以进行信息传递。 在并行语句内部可以嵌套其他语句，嵌套的语句可以并行执行，也可以顺序执行。 VHDL语言的并行描述语句 在VHDL语言中，并行语句主要有六种： ◆ 进程语句 ◆ 块语句 ◆ 并行信号赋值语句 ◆ 子程序和并行过程调用语句 ◆ 元件例化语句 ◆ 生成语句 进程（PROCESS）语句是在结构体中用来描述特定电路功能的程序模块，它提供了一种用顺序语句描述电路逻辑功能的方法。 进程语句的结构由三部分组成，即进程说明部分、顺序描述语句部分和敏感信号参数表。 【例1】用进程语句描述异步清零计数器。 【例1】用进程语句描述异步清零计数器。 块（BLOCK）语句可以将一些实现某一特定功能的并行语句组合在一起，其主要目的是利用多个块语句结构将一个复杂的结构体划分成几个不同功能的模块，使复杂的结构体结构分明、功能明确，使程序的编排更加清晰、更有层次，改善并行语句的结构和可读性，便于程序的编写、调试和查错。 块语句是将结构体中并行语句进行组合的一种方法。 利用块语句可以将结构体中的并行语句划分成多个并行方式的子块，每一个子块都是一个独立的设计实体，具有自己的类属参数和界面端口，以及与外部环境的衔接描述。 块语句还可以实现嵌套，内层的块语句可以使用外层块语句所定义的信号，但外层块语句不能使用内层块语句定义的信号。 运算电路的输入为A和B，输出为SUM（八位和）、SUB（八位差），以及进位CO和借位BO。 并行信号赋值语句是将一个数据或一个表达式的运算结果送给一个数据对象,其赋值目标必须是信号而不能是变量。 信号赋值语句可以位于进程语句中，也可以在进程语句之外。若出现在进程语句结构内，则属于顺序语句，否则为并行信号赋值语句。 是VHDL并行语句结构中最基本的单元。 该语句与IF语句相类似，根据不同的赋值条件，选择表达式中的值赋给赋值目标。 【例3】用条件赋值语句实现四选一数据选择器。 与CASE语句相类似，以选择表达式的不同取值为选择条件，将多个表达式的值赋给赋值目标。 用选择信号赋值语句实现四选一数据选择器。 6.4 VHDL语言的子程序 子程序是一个VHDL程序模块，它是利用顺序语句来定义和完成算法的。 子程序的应用包括“子程序定义”和“子程序调用”两个内容。 子程序的定义可以在程序包、结构体和进程中进行，并且定义后才能被主程序调用。 主程序和子程序之间通过端口参数列表，以位置关联的方式进行数据传送，子程序可以被多次调用完成重复性的工作。 过程的作用是传递信息，即通过参数进行信息的传递。这些参数可以是常量、变量和信号，传递方向可以是输入、输出和双向。 过程语句包括：过程的定义 过程的调用 过程首的定义格式： 函数的作用是将输入的若干个参数，通过函数进行运算，并直接返回函数值。 函数语句包括函数定义语句和函数调用语句。 函数的定义与过程的定义一样，由函数首和函数体两部分组成。 用来结束子程序的执行，无条件跳转到子程序的结束处。 子程序返回语句只能用于子程序体中，有两种格式。 元件例化语句是将已设计好的程序定义为一个元件，并将这些元件作为下层设计实体在上层设计实体中进行连接，组成更大规模的设计实体。使用元件例化语句可以实现系统的层次化设计。 元件定义部分用来在结构体中定义元件，由类属说明（GENERIC）语句指明被定义元件的端口数据类型和参数，由端口说明（PORT）语句指明对外连接的各端口名。 元件例化语句所描述的关联关系有三种方式： 生成（GENERATE）语句具有复制功能，可以对有规律设计结构的逻辑描述进行简化。 当设计一个由多个相同单元模块组成的电路时，只要根据某些条件，设计好某一个元件，就可以用生成语句复制一组完全相同的并行元件或设计单元来