2.1MCS-51单片机的硬件结构概述.ppt

第2章 MCS-51单片机的硬件结构;2.1 MCS-51单片机的硬件结构概述; 2.1.2 MCS-51单片机的引脚及片外总线结构 1.MCS-51单片机的引脚 MCS-51单片机的封装有两种形式:一种是双列直插式PDIP(PLASTIC DIP)封装的形式，另一种是方形封装形式PLCC(PLASTIC LEADED CHIP CARRIED),方形封装有44引脚，其中4个NC为空引脚。HMOS工艺的80C51单片机采用40引脚的PDIP封装，CHMOS工艺的单片机80C51除采用PDIP封装外，还采用PLCC封装形式。 40引脚PDIP封装的80C51单片机引脚排列图如图2.2所示。;P0口的P0.0～P0.7引脚（39～32脚） P1口的P1.0～P1.7引脚（1～8脚） P2口的P2.0～P2.7引脚（28～21脚） P3口的P3.0～P3.7引脚（10～17脚） Vcc（40脚）：电源端，接+5V； Vss（20脚）：接地端； XTAL1（19脚）、 XTAL2（18脚）：外接石英晶体、微调电容或振荡信号输入引脚。 RST/VPD（9脚）：复位信号输入端引脚。第二功能为备用电源输入端。 /Vpp（31脚）：读片内或片外程序存储器选择端引脚。第二功能为编程电压输入端。 ：低8位地址锁存允许信号输出引脚。第二功能为编程脉冲输入引脚； （29引脚）：读片外程序存储器选通信号输出端引脚。; ⑴ 地址总线（Address Bus,简写AB） 地址线A0～A15 共16位，P2口提供高8位地址A8～A15，P0口经地址锁存器提供低8位地址A0～A7 。片外存储器可寻址范围达64KB（即=65536个字节）。 ⑵ 数据总线(Data Bus，简写DB) 地址线D0-D7共8位，由P0口提供，分时输送低8位地址（通过地址锁存器锁存）和8位数据信息。 ⑶ 控制总线(Control Bus，简写CB) 控制总线由P3口的第二功能 （P3.6）、 (P3.7)和3根独立的控制线 、ALE和 组成。;2.2 中央处理器CPU; 2.2.2 指令执行的基本过程 1.单片机在工作前，首先必须在存储器中装入程序。所谓程序，就是为了完成某项工作，将一系列指令有序地组合，而指令则是要求单片机执行某种操作的命令。 2 .指令分为操作码和地址码两个部分，操作码部分规定了单片机操作类型，而地址码部分一般是直接或间接地给出了参与操作的数据的存放地址，所以地址码也可以直接称为操作数。 3.单片机完成每项工作，必须有序地执行一系列指令。单片机执行一条指令一般分为取指令和执行指令两个阶段。 从存储器中取出指令，并且对指令进行译码，以明确该指令执行何种操作，以及操作数的存放地址（即操作数存放在哪一个单元中），再根据这个地址获取操作数，这是取指令阶段。 按操作码指明的操作类型对获取的操作数进行操作（也可称为运算），这是执行指令阶段。; 2.2.2 指令执行的基本过程 4.程序计数器（Program Counter简称PC）是一个16位的有自动加1功能的计数器。PC没有地址，是不可寻址的，因此用户不能对它进行读写。 16位PC中的内容总是CPU将要执行的那条指令所存放的存储单元的首地址。 在单片机复位时，PC中的内容为0000H，指向第1条要执行的指令的首地址，在CPU从存储单元取指令的过程中，每取1个字节的内容，程序计数器PC就自动加1，在取完这条指令后，PC中的内容就是下一条要执行的指令所存放的存储单元的首地址。 5.在实际应用中，有时CPU还要执行程序的转移、子程序的调用和中断响应等操作，那时PC中的内容不再是上述情况中简单的加1，而是根据不同的情况自动地被置入或修改成新的目的地址，从而改变程序的执行顺序。; 2.2.3 时钟电路与时序 时钟电路用于产生单片机工作所需要的时钟信号。时钟电路框图如图2.4所示。 单片机芯片内部有一个高增益反向放大器，其输入引脚为XTAL1，输出引脚为XTAL2，芯片外部通过这两个引脚接晶体振荡器CYS和微调电容器C1、C2形成反馈电路（通常取值在20～30pF），构成稳定的自激振荡器，振荡频率范围通常是1.2MHz～12MHz。振荡脉冲经分频后再为系统所用。 PD是PCON中的控制位，当PD=1时，振荡器停止工作，系统进入低功耗工作态。 时钟发生器实质上是一个2分频的