实验八、存储器扩充.doc

4— PAGE 5 实验八、存储器扩充 实验目的 熟悉微机接口实验装置的结构及使用方法 了解微机存储器系统的组成结构 掌握对微机存储器扩充的方法 实验仪器 PC实验箱及连接线 三、实验原理 PC机存储器系统的组成 用于计算机系统中的存储器包括有RAM和ROM两大类。在存储器的使用上，早期的微机主板BIOS采用EPROM，近年来都采用EEPROM，以方便系统BIOS的升级；各类接口卡的BIOS一般采用EPROM；微机主存均使用集成度高的DRAM，介于CPU与主存之间的高速缓冲器则采用速度快的SRAM。 XT机的8088CPU的寻址能力为1M字节，存储范围包括高端的40K ROM区（含8K BIOS和32K的固化BASIC解释程序）和低端的128K加可选的128K（提供插槽）RAM区（其中00000H到0003FFH共1K空间为系统中断矢量专用区，用户不能使用），当系统存储容量不够时可通过增加一块384K扩展内存插件板扩容到640K。 AT机的80286CPU有两种工作方式，一种是实地址方式，寻址范围为1M字节；另外一种是虚地址方式，寻址范围为16M字节。XT机和AT机地址空间的具体分配情况参见表4.12和表4.13。 表4.12 IBM-PC/XT机存储器分配表 00000H – 003FFH (1K)BIOS中断向量区RAM区768K00400H – 004FFH (0.5K)BIOS数据区00500H – 3FFFFH (254.5K)用户程序区，系统主存40000H – 9FFFFH (384K)系统主存扩展A0000H – BFFFFH (128K)显示缓冲区C0000H – C7FFFH (32K)I/O板可扩充ROMROM区256KC8000H – CBFFFH (16K)硬盘BIOSCC000H – DFFFFH (80K)I/O板可扩充ROME0000H – EFFFFH (64K)保留F0000H – F5FFFH (24K)系统ROMF6000H – 1016K (32K)盒带BASIC区FE000H – 1024K (8K)BIOS区 表4.13 IBM-PC/AT机存储器分配表 000000 – 07FFFFH（512K）系统板主存储器080000 – 09FFFFH（128k）系统主存扩展 [注]0A0000 – 0BFFFFH（128K）图形显示缓冲区0C0000 – 0DFFFFH（128k）I/O板可扩充ROM/SHADOW RAM0E0000 – 0EFFFFH（64K）系统保留ROM，对FE0000H重复译码/SHADOW RAM0F0000 – 0FFFFFH（64K）系统BIOS ROM，对FF0000H重复译码/SHADOW RAM100000 – FDFFFFH（15M）扩充存储器FE0000 – FEFFFFH（64K）系统保留ROM与0E0000H重复译码FF0000 – FFFFFFH（64K）系统ROM区与OF0000H重复译码 微机存储器芯片的扩充方法 在XT机和AT机中都保留了用于RAM和ROM扩充的地址，在准备扩充系统的存储器之前，首先要弄清楚被扩充微机存储器子系统的结构，即系统已有存储器的容量大小和所占用的地址空间，以不至于发生地址冲突。存储器芯片同CPU的连接主要有三个部分： （1）、地址线的连接 根据选定芯片容量的大小，分为芯片外和芯片内地址，片外地址由地址译码器的译码输出作为芯片的片选信号，片内地址加到芯片的地址引脚，用来直接选中芯片的一个存储单元。 （2）、数据线的连接 根据微机的数据总线的宽度和存储芯片的数据位数，确定芯片的分组方法和与数据总线的连接方法。 （3）、控制线的连接 即如何用CPU的存储器读写信号来控制存储器芯片的读写。 静态RAM芯片6264介绍 6264为8KB SRAM，它与微机总线接口为：地址线A12—A0、数据线D0—D7，片选/CS、读写控制/OE和/WE。 实验内容与要求 利用SRAM芯片HM6264为系统扩展8KB存储空间，地址区域为E000：0000H—E000：1FFFH，实验原理图如图4.14所示,不需接线。实验要求编写程序，实现将A到Z循环写入SRAM芯片6264中，然后将6264中的内容读出并在屏幕上显示。 图4.14 存储器扩展 预习要求 熟悉常用微机存储器扩充方法 学习、分析实验原理图 编写实验要求的汇编语言源程序 六、程序流程图和程序清单 N N N