FPGAPrototypingByVerilogExamples第六章状态机FSMD设计答题.docx

FPGAPrototypingByVerilogExamples第六章状态机FSMD设计答题.docx

  1. 1、本文档共24页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
FSMD(带数据通道的有限状态机)是FSM和常规时序电路的结合。 基于RT methodology的消抖电路设计 本设计中主要的数据通道是一个用户自定制的21位递减计数器,其作用为: 1:可初始化为一个指定的值; 2:具有递减计数和暂停计数的功能; 3:当计数器计数为0的时候,输出一个状态信号。 module debounce_explicit ( input wire clk, reset, input wire sw, output reg db_level, db_tick ); // symbolic state declaration localparam [1:0] zero = 2b00, wait0 = 2b01, one = 2b10, wait1 = 2b11; // number of counter bits (2^N * 20ns = 40ms) localparam N=21; // signal declaration reg [1:0] state_reg, state_next; reg [N-1:0] q_reg; wire [N-1:0] q_next; wire q_zero; reg q_load, q_dec;//q_load:load the initial value;q_dec:enable the counter // body // fsmd state data registers always @(posedge clk, posedge reset) if (reset) begin state_reg = zero; q_reg = 0; end else begin state_reg = state_next; q_reg = q_next; end // FSMD data path (counter) next-state logic assign q_next = (q_load) ? {N{1b1}} : // load 1..1 (q_dec) ? q_reg - 1 : // decrement q_reg; // status signal assign q_zero = (q_next==0); // FSMD control path next-state logic always @* begin state_next = state_reg; // default state: the same q_load = 1b0; // default output: 0 q_dec = 1b0; // default output: 0 db_tick = 1b0; // default output: 0 case (state_reg) zero: begin db_level = 1b0; if (sw) begin state_next = wait1; q_load = 1b1; end end wait1: begin db_level = 1b0; if (sw) begin q_dec = 1b1; if (q_zero) begin

文档评论(0)

希望之星 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档