EL-JY-Ⅱ计算机组成原理套实验九.docVIP

PAGE  计算机组成原理实验指导书 -  PAGE １００ - PAGE １ 实验九、复杂模型机的I/O实验 一、实验目的： 1. 在组成一台完整的计算机整机系统—模型机的基础上，控制真实的外围接囗。 2. 本实验外扩一片8255接囗芯片，完成基本并行囗实验。 二、预习要求： 1. 预习本实验的相关知识和内容。 三、实验设备： EL-JY-II型计算机组成原理实验系统一套，排线若干。 四、8255芯片引脚特性及外部连接： 1． 8255芯片引脚分配如图9-1 图9-1 8255管脚图 2．CS、A0、A1、RD、WR五个引脚的电平与8255操作关系如表9-1所示: A1  A0 /RD/WR /CS 操 作 输入操作(读) 0 0 0 1 0端囗A 数据总线 0 1 0 1 0端囗B 数据总线 1 0 0 1 0端囗C 数据总线 输出操作(写) 0 0 1 0 0数据总线 端囗A 0  1 1 0 0数据总线 端囗B  1 0 1 0 0数据总线 通道C 1 1 1 0  0数据总线 控制字寄存器 1 1 0 1 0控制字 数据总线断开功能 X X X X 1数据总线 三态 X  X 1 1 0数据总线 三态表9-1 五、系统结构： 模型机的结构如图9-2所示： 图9-2 模型机结构 图中运算器ALU由U7—U10四片74LS181构成，暂存器1由U3、U4两片74LS273构成，暂存器2由U5、U6两片74LS273构成。微控器部分控存由U13—U15三片2816构成。除此之外，CPU的其它部分都由EP1K10集成（其原理见系统介绍部分）。 存储器部分由两片6116构成16位存储器，地址总线只有低八位有效，因而其存储空间为00H—FFH。 输出设备由底板上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据总线的数据送入数码管显示。在开关方式下，输入设备由16位电平开关及两个三态缓冲芯片74LS244构成，当DIJ-G为低电平时将16位开关状态送上数据总线。在键盘方式或联机方式下，数据可由键盘或上位机输入，然后由监控程序直接送上数据总线，因而外加的数据输入电路可以不用。并行IO扩展电路由8255芯片实现，实验中可将PA作为输入口，通过输入设备输入数据；将PB口作为输出口，接至底板的显示灯电路。 注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序计数器时，只有低8位有效。 六、工作原理： 本实验在实验八指令集的基础上，新增两条端口读写指令。 1．端囗读指令 助记符 指令格式 IN rd，D 0100 00 rd D 其中第一字节前四位为操作码，D为端囗地址，其功能是将端囗地址为D的端囗内容写入寄存器中。 2． 端囗写指令 助记符 指令格式 OUT D，rd 0100 11 rd D 其功能是将寄存器中的内容写至以D为地址的端囗中。 系统设计的微指令字长共24位，其控制位顺序如下： 24232221201918171615 14 1312 11 109 8 7654321S3S2S1S0MCnWE1A1BF1F2F3uA5uA4uA3uA2uA1uA0 Ｆ１、Ｆ２、Ｆ３三个字段的编码方案如表9－2：