EDA实验课内容讲解.doc

EDA实验课内容 | 2014/9/17 PAGE \* Arabic \* MERGEFORMAT8 EDA实验课内容 | 2014/9/17 PAGE \* Arabic \* MERGEFORMAT9 EDA实验课内容上机实验内容 xidian 作者: 杨明磊  EDA实验课内容 上机实验内容 实验一：QUARTUS II软件使用及组合电路设计仿真 实验目的： 学习QUARTUS II软件的使用，掌握软件工程的建立、VHDL源文件的设计和波形仿真等基本内容； 实验内容： 四选一多路选择器的设计 首先利用QuartusⅡ完成4选1多路选择器的文本编辑输入(mux41a.vhd)和仿真测试等步骤，给出仿真波形。 步骤： 建立工作库文件夹和编辑设计文件； 创建工程； 编译前设置； 全程编译； 时序仿真； 应用RTL电路图观测器（可选择） 七段译码器程序设计仿真 2．1 原理：7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然???数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如实验图1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 0010010 时，数码管的7个段：g、f、e、d、c、b、a分别接0、0、1、0、0、1、0，实验中的数码管为共阳极的，接有低电平的段发亮，于是数码管显示“5”。 实验图1 数码管及其电路  2．2 实验内容：参考后面的七段译码器程序，在QUARTUS II上对以下程序进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。 （提示：①直接拷贝程序可能有错，需要根据编译结果修改；②用输入总线的方式给出输入信号仿真数据）。 【例1 七段译码器参考程序】  实验二 计数器设计与显示 实验目的： （1）熟悉利用QUARTUS II中的原理图输入法设计组合电路，掌握层次化设计的方法; （2）学习计数器设计、多层次设计方法和总线数据输入方式的仿真，并进行电路板下载演示验证。 实验内容： 完成计数器设计 （课堂练习6）设计含有异步清零和计数使能的4位二进制加减可控计数器。 要求：（1）写出设计框图、流程和方法； （2） 利用VHDL设计实现程序； （3）进行波形仿真验证； （4）完成设计实验报告：将实验原理、设计过程、编译仿真波形和分析结果写进实验报告。 计数器显示译码设计与下载 用原理图输入法按实验图2的方式，以前面设计的七段译码器DecL7S和计数器为底层元件，完成“计数器显示译码”的顶层文件设计。 实验图2 计数器和译码器连接电路的顶层文件原理图 注意：下表为以上原理图各控制引脚对应的开关（以下仅供参考，实验过程中可自行设计对应关系） 控制引脚enableresetctrl对应的开关SW0SW1SW2 注意实验图3中CNT4B是一个二进制加法计数器，模块Decl7S即为以上的7段译码设计文件。CNT4B与Decl7S之间以4位总线进行连接，LED7S是7位总线。 为了使数码管的变化能够用肉眼观察，将输入时钟（50MHz）进行50M分频，输出频率为1Hz的时钟（分频器可采用计数器的进位输出端来实现，可通过改变CNT4B的计数范围来实现）。 （对应引脚参照文件《Altera DE0 多媒体开发平台 简介》或者《DE0_User_manual_2012.pdf》） 对于引脚锁定，输入时钟连接时钟信号CLOCK_50（PIN_G21脚，50MHz），输出用数码0（或其他）显示译码。 实验报告： 根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；并对仿真波形图和实验结果进行分析。 实验三：大作业设计（2-3课次） 实验目的： 综合应用数字电路的各种设计方法，完成一个较为复杂的电路设计； 实验内容： 可从以下内容中选择一个进行设计或者自行设计题目： 交通灯控制器 竞赛抢答计时器 出租车计费器 流水灯（循环彩灯） 秒表 三层电梯控制器 数字密码锁 要求： 可从以上内容中进行选择或者自行设计题目，自行设计题目要有具体的应用环境； 根据题目写出具体的实验目的、实验原理、设计流程和具体的程序设计； 将软件编译、仿真分析、硬件测试结果、详细实验过程和执行结果写进实验报告。 设计任务与原理说明（参考）： 交通灯控制器 （1）简要说明 在十字路口，每条道路各有一组红